S2C发布最新原型验证平台Quad V7 支持设计分割优化

近日，S2C 宣布将最新的原型验证平台Quad V7加入其V7 TAI Logic Module系列。Quad V7 是基于Xilinx Virtex-7 2000T可编程3D IC的最新一代SoC/ASIC原型硬件。

S2C发布全新支持设计分割优化的四颗Virtex-7 2000T快速ASIC原型验证平台,S2C Virtex-7系列TAI Logic Module可兼容前代产品并提供庞大的子卡库.

S2C的V7 TAI Logic Module系列可在一个原型板上使用多达9个Virtex-7 2000T器件，使得SoC/ASIC原型验证可适用于各种规格ASIC的设计(从2000万到1.8亿门)。 S2C将Xilinx的Vivado设计套件集成到了其原型创建软件流程中，并将ChipScope Pro工具集成在了其故障排除软件中，从而达到更高的设计生产力。此外，Quad V7 TAI Logic Module硬件支持通过高速率LVDS互连总线进行管脚多路复用，以便在将设计划分到多个FPGA时满足设计划分需要。

S2C Quad 7V2000T TAI Logic Module

“Xilinx采用堆栈式硅晶互连(SSI)技术制造的Virtex-7 2000T可编程3D IC可大幅提高系统集成能力，将使SoC/ASIC原型验证领域的现状发生巨大变化。SSI技术使得多个硅片可结合到单个封装内，使得可提供的逻辑、存储器和串行收发器数量以及处理部件的数量比以前的FPGA多出近3倍。” S2C的董事长兼首席技术官Mon-Ren Chene表示， “基于FPGA的快速原型设计已经成为了SoC新产品发布成功与否的一个关键步骤，但如果设计尺寸过大，则无法适用。

然而如果在SoC/ASIC原型验证平台上安装四个Virtex?-7 2000T可编程3D IC，则设计人员可将平台应用于规模较大的系统设计中，例如带有多个ARM-A15核心和多个GPU核心的SoC。以前，复杂的SoC验证一直是使用昂贵的硬件加速器进行的，这些硬件加速器只能以真实时钟频率几分之一的速度运行，这给软件开发过程带来了很大的困难。

“而S2C的Quad V7 TAI Logic Module可以让设计人员在硬件验证和软件开发早期阶段部署多个SoC/ASIC原型，从而大大缩短整体SoC设计周期。在技术方面，我们设计的互连线可互连4个可编程设备并且能够以超过800MHz的频率同步运行大量的LVDS对。通过采用专用的LVDS管脚多路复用参考时钟和复位电路，几乎所有的设计都可以轻松划分到我们的Quad V7 TAI Logic Module。”

“我们很高兴看到，S2C成为联盟商计划中第一批有能力提供基于世界最大可编程器件的ASIC原型验证系统的供应商之一。”Xilinx的合作伙伴体系及联盟高级总监Dave Tokic表示，“S2C为ASIC原型领域提供基于Xilinx FPGA的快速原型板已有很长的历史了，我们的Virtex-6、Virtex-5、Virtex-4和Virtex-II-Pro FPGA系列都曾为他们所用。”

LVDS管脚多路复用互连支持

S2C的Quad V7 TAI Logic Module的架构适用于使用高频率LVDS对运行管脚多路复用。用户可使用第三方划分工具或采用S2C TAI Player Pro软件将设计划分到4片Virtex 7-2000T器件。

在任意2个FPGA之间支持80+对长度匹配的进行了LVDS管脚多路复用的LVDS总线;

在任意2个FPGA之间支持LVDS总线运行频率在800MHz以上的10,000+的设计互连线;

板上高质量可编程的专用LVDS管脚多路复用时钟源;

专用的LVDS管脚多路复用参考时钟，不需消耗用户资源。另外还配有专用的复位按钮，用来在用户设计运行前对管脚多路复用进行初始化。