四强时代到来 全球代工竞争格局将更复杂化

台积电与英特尔以前是“河水不犯井水”，但是随着英特尔开始接受Altera的14nmFPGA订单，两大半导体巨头开始出现较为明显的碰撞。而另一家代工厂格罗方德近日也宣布要在两年内在工艺制程方面赶上台积电。这预示着全球代工行业四强时代的到来，全球代工竞争格局将更加复杂化。

全球代工市场规模继2011年增长7%，达328亿美元之后，2012年再度增长16%，达到393亿美元，预计2013年还将有14%的增长。

台积电与英特尔以前是“河水不犯井水”，但是随着英特尔开始接受Altera的14nmFPGA订单，明显在与台积电抢单，两大半导体巨头开始出现较为明显的碰撞。目前，台积电已誓言将加速发展先进制程技术，希望在10nm附近全面赶上英特尔。

而另一家代工厂格罗方德近日也发出声音，要在两年内，在工艺制程方面赶上台积电。

以上故事让业界产生兴趣，它预示着全球代工行业四强时代的到来。英特尔、台积电、格罗方德和三星，各家均不会甘落下风。四强之间正孕育一场恶仗。影响成败的因素既有FinFET工艺的研发进程，又包括成本和市场的作用。由此，全球代工竞争格局将更加复杂化。

一家独享之势将变

市场是排他性的，早晚会决出胜负，全球代工由台积电一家独享的态势定将改变。

全球半导体业自2010年增长32%后，已经连续两年回调，几乎都接近零增长，销售额坚守在3000亿美元左右。但是全球代工业却一反常态，在智能手机与平板电脑市场推动下，市场规模继2011年增长7%，达328亿美元之后，2012年再度增长16%，达到393亿美元，预计2013年还将有14%的增长。

企业总是趋利的，全球代工业的一枝独秀，必然导致其他企业的窥觊，进行导致代工版图的重新分配。原本是处理器大亨的英特尔与存储器大佬的三星纷纷开始进军代工市场;新军格罗方德在阿布扎比金主的支持下也不甘落后，欲与代工业老大台积电争个高下。倒是原先的代工老二联电，不紧不慢，摆出与世无争的架势。

无论如何市场是排他性的，早晚要决出胜负，全球代工由台积电一家独享的态势定会改变。

焦点在FinFET工艺

从半导体工艺制程看，在EUV光刻尚未到来前，3DFinFET工艺可能是半导体的决战利器。

全球逻辑工艺制程自2000年始，从0.18μm制程一路走来，先是在0.13μm时由铜互连代替铝;接着由英特尔分别于2007年45nm时提出高k/金属栅工艺，2011年22nm时提出3DFinFET工艺，将摩尔定律又延伸了一个10年。

目前，传统的光学光刻工艺将止步于14nm，业界盼望EUV光刻的到来再将半导体制程向7nm或者5nm延伸。但是工艺制程的进步并不单纯由技术因素决定，还决定于器件的性能与成本，以及满足市场需求的时间点等综合因素。

按照英特尔已公布的半导体工艺制程路线图，仍是每两年一个工艺台阶，到2013年年底达到14nm。英特尔重申今年14nm达标没有悬念。

自英特尔2011年首先发表3DFinFET工艺以来，实际上英特尔在2012年6月举行的“2012SymposiumonVLSITechnology”上发布了面向微处理器的22nm工艺FinFET技术，2012年12月则公开了面向移动设备SoC用途对该技术进行优化的成果。

从代工角度看，2013年4月3日ARM与TSMC共同宣布采用16nmFinFET工艺技术完成首个Cortex-A57处理器流片。

此外，ARM也已携手格罗方德开发20nm及FinFET工艺的SoC。

根据格罗方德公布的最新工艺路线图，虽然目前主力制程为28nm，已成功打入高通和联发科，眼下20nm制程处于客户认证阶段，尽管外界认为它将跳过20nm制程，直接做14nm制程，但格罗方德表示其20nm制程已有量产能力，未来会根据客户需求，提供20nm平面电晶体制程，或14nm3DFinFET制程。

更进一步的制程规划是格罗方德的3DFinFET技术，将在2014年下半年量产，2016年进入10nm制程，采用triple-patterning技术曝光3次，再下一代技术是7nm制程。

因此从半导体工艺制程看，之前的平面工艺几乎已走到尽头，在EUV光刻尚未到来之前，3DFinFET工艺可能成为半导体工艺制程的决战利器。

成本制约因素提升

半导体业向前推进除技术因素外，成本及开发速度将成为制约因素，所以一切必须尊重市场的选择。

目前肯定是英特尔居逻辑工艺的首位，领先其他对手两年以上。这由近期FPGA大厂Altera把14nm制程订单从台积电转至英特尔就可得到充分证明。但是，台积电、格罗方德及三星的荷包都是很鼓的，它们相继都放出誓言要追赶英特尔，未来结局目前尚难预料，相信各厂之间技术上的差距并不很大。

据报道，半导体工艺制程为22nm/20nm时，它的建厂费用40亿美元～70亿美元;工艺研发费用21亿美元～30亿美元;产品设计费用1.2亿美元～5亿美元;掩膜(套)费用500万美元～800万美元，因此要实现财务平衡，产品的出货量至少在1.0亿片以上，而目前具备如此规模市场需求的产品很难寻觅。所以下一代14nm及以下的工艺制程费用一定会高得惊人。这一切真是应验若干年前业界的预言：“未来全球半导体将三足鼎立”。

对于未来半导体业的看法，全球并不一致，归纳起来基本为两个方面：一是工艺节点要不要等待EUV成功之后再往前走，包括450mm硅片以及传统光学光刻的前景;二是半导体工艺要不要采用FinFET结构。

目前ASML的EUV光源可达55W，光刻机每小时产出硅片在40片，尚不能达到量产要求。而传统的光学光刻，采用193nm浸液式，加上众多辅助技术，虽然成本昂贵，而且有局限，但是满足了高分辨率掩膜层的需求。所以采用传统的光学光刻方法能够继续向前推进，并无疑义。可能未来成本因素会成为企业做出选择的主要依据。

在下一个节点上是否需要FinFET晶体管也有争论，英特尔、IBM和联电持赞成态度，三星、台积电和格罗方德则反对。

台积电以前曾有些模棱两可，所以推进了16nmFinFET的半节点计划。

按目前的进程，除了EUV光刻机之外，其他的450mm设备到2015年后基本都将具备条件，因此2016年或者2017年450mm生产线的转换可能会被推进。

其实推动半导体业继续往下走，除了尺寸缩小及硅片直径增大之外，2.5D/3.0DTSV封装的潜力也很大。目前在存储器中2.5D堆叠芯片方面已初见成效，相信未来在3.0DTSV异质架构等应用中，一定会大显身手。

半导体业继续向前推进除了技术因素之外，成本及开发速度将成为制约因素，所以一切必须尊重市场的最终选择。