联华电子认证Cadence Virtuoso LDE Analyzer适用于其28HPCU制程

楷登电子(美国 Cadence 公司，NASDAQ: CDNS)今日宣布Cadence® Virtuoso® 版图依赖效应(Layout-Dependent Effects, LDE) Analyzer 分析方案通过联华电子认证，支援其28纳米HPCU(High Performance Compact，高效能精简型)制程技术。随着全新UMC 28HPCU LDE套件的推出，联华电子的用户能够利用Cadence解决方案来减轻定制化/模拟设计中的LDE，最多可将布局布线后的重复作业减少至一半，并将设计收敛速度加快最多四成。

内容提要：

· Cadence解决方案帮助联华电子的客户于定制化/模拟设计中减轻版图依赖效应

· 使用全新UMC 28HPCU LDE套件最多能够将重复作业减少至一半并将设计收敛速度加速40%

联华电子负责IP研发及设计支持的资深副总经理简山杰表示：“很高兴在我们的28HPCU设计支持组合中加入Cadence Virtuoso LDE Analyzer。晶体管元件的特性会因使用环境、设置和密度而不同，Cadence LDE套件让我们从事28HPCU设计的用户得以将规划与预期结果之间的差距无缝桥接。如此可为用户省下设计流程中的很多环节，帮助他们更快从设计进入制造阶段。”

联华电子与Cadence的合作确保Virtuoso LDE Analyzer具备以下所有能力，且完全适用于28HPCU参考流程：

· LDE感知仿真：帮助设计人员仅凭部份版图的LDE建立仿真网表，借此及早侦测LDE影响，无需先通过版图与电路对比(LVS)或至完全布线完成

· LDE电性限制：在无需完成版图设计或运行仿真时，及早侦测因LDE造成的匹配不当

· 版图LDE分析：标出设计假设与实际版图之间因LDE产生的显著晶体管电气特性差异

· 影响参考：通报LDE分析中发现的每一个侦测到的违反项目带来的影响，帮助设计人员掌握变异的根本原因

· LDE 修正方针：产生并显示可执行的版图修改，降低LDE对晶体管电气特性的影响

更多Cadence Virtuoso LDE Analyzer解决方案详情请见: http://www.cadence.com/products/mfg/litho_electric_analyzer/pages/default.aspx

使用UMC 28HPCU LDE套件，用户能够及时采取行动，修正可能存在的设计问题。例如，设计人员可从部份版图中仿真LDE，将LDE对器件性能的影响纳入考量。并且也不需执行仿真就可检查器件电气性的一致性。此外还能够在布局布线期间设定 LDE电性匹配约束并一键执行匹配检查。最后，设计人员可及早执行根本原因分析，在差异造成仿真失败前，抢先一步找出并解决差异。

Cadence公司资深副总裁、数字与签核、及系统验证事业群总经理Anirudh Devgan博士说：“我们与联华电子携手合作，帮助用户降低定制化/模拟设计中的版图依赖效应，而且已经得到双方共同用户的肯定。使用Cadence Virtuoso LDE Analyzer的联华电子用户在仿真时不再需要等候一个完整的版图与电路对比 (LVS-clean)来仿真出LDE，因此能够大幅提高效率。”