ST 公布先进的电子设计测试方法

意法半导体（STMicroelectronics）参加了2006年3月6-10日在德国慕尼黑举行的本年度欧洲设计自动化测试（DATE）大会，并在大会上宣读十篇论文。

ST最优秀的论文包括低功耗多媒体无线通讯系统专用多处理器系统芯片(MPSoC)的分布式对象模型，以及采用SIRIT（工具流程中封装、 整合及IP重用）联盟标准的65 nm 系统芯片(SoC)的设计方法。

DATE 2006设有一个关于SPIRIT联盟规范的专题会议，这个新兴标准的主要目标是提高设计链整合的效率。ST以及其它几家公司应邀列席会议，交流他们利用SPIRIT规范提高制造设计流程效率的成功经验，其中包括ST与Synopsys合作研究的一个有关65纳米复杂机顶盒芯片设计的案例，该案例着重论述了SPIRIT标准是如何提高在设计阶段规格发生变化的反应时间，以及规格制定、实施和验证的质量水平，如何使前端设计流程实现自动化，如何加快从RTL（寄存器传输级）到设计连接的netlist过程。

为了给第四代电信应用设计铺平道路，ST研究人员将研讨把分布式软件系统和系统芯片级嵌入式系统需求标准中的公用子集应用到新兴的并行、异类的MPSoC芯片中。ST的分布式系统对象组件（DSOC）编程模型则体现了这种方法的应用情况，DSOC配合相关的映像工具可以探讨ST的NomadikTM移动多媒体平台的体系结构。

在设计者论坛中，ST的专家将主持安全及安全系统研讨会，在会上将宣读一份由ST与米兰理工学院合编的论文，介绍一种在二进制字段采用Tate配对算法的加密方法（Tate配对算法是实现加密算法如标识符加密的一种基本的原始方法），这种方法的特点是定时效果优良，安全性能更高。

以未来片上互连及网络为主题的研讨会邀请ST工程师讲解ST是如何满足今天以及未来的系统芯片设计的日益增长的需求。ST的讲解人员将介绍该公司创新的片上互连技术STNoCTM (ST片上网络)，这项技术能够解决系统芯片上多个IP模块之间互连的关键问题。

意法半导体在大会技术研讨会上还将宣读另外两篇论文，一篇论述了符合自动化设计流和IP再用环境两种条件的扫描链完整性检查机制，另一篇论述了一个完全通过认证的用于验证内置闪存的混合信号系统芯片的完整设计流程。

下一代无线通信终端必须具备强大的处理能力和极高的灵活性，才能适应新兴的标准快速修正或多项标准。在这种情景下，意法半导体将推出一个针对多标准无线终端专门设计的专用指令集处理器（ASIP）。

在设计集成电路上，人们关心另一个主要问题是如何以最低的功耗实现规定的数据吞吐量。在这个方面，我们将与业界同仁交流Apache公司为NomadikTM应用处理器设计的RedHawk电流集成解决方案的实际使用经验。


ST在DATE 2006宣读的论文中还有一篇来自高层管理的关于未来EDA工具未来发展趋势的论文，Philippe Magarshack将同其它公司的高层管理一道，论述我们对EAD厂商为满足复杂性日益增长的系统芯片设计的需求而开发的解决方案的看法和观点。

ST专家还应邀主持芯片设计记录、低功率嵌入式体系结构及平台、专用片上网络设计和半正式验证方法等专题会议。