当前位置:首页 > EDA > 电子设计自动化
[导读]21ic讯 Altera公司日前宣布可以提供FPGA业界的第一个虚拟目标平台,支持面向Altera最新发布的SoC FPGA器件立即开始器件专用嵌入式软件的开发。在Synopsys有限公司成熟的虚拟原型开发解决方案基础上,SoC FPGA虚拟目标

21ic讯 Altera公司日前宣布可以提供FPGA业界的第一个虚拟目标平台,支持面向Altera最新发布的SoC FPGA器件立即开始器件专用嵌入式软件的开发。在Synopsys有限公司成熟的虚拟原型开发解决方案基础上,SoC FPGA虚拟目标是基于PC在Altera SoC FPGA开发电路板上的功能仿真。虚拟目标与SoC FPGA电路板二进制和寄存器兼容,功能等价,保证了开发人员以最小的工作量将在虚拟目标上开发的软件移植到实际电路板上。支持Linux和VxWorks,并在主要ARM辅助系统开发工具的帮助下,嵌入式软件工程师利用虚拟目标,使用熟悉的工具来开发应用软件,最大限度的重新使用已有代码,利用前所未有的目标控制和目标可视化功能,进一步提高效能,这对于复杂多核处理器系统开发非常重要。

Altera公司产品和企业市场副总裁Vince Hu评论说:“为嵌入式工程开发应用软件通常需要占用很多的时间和工程资源。采用我们的SoC FPGA虚拟目标,我们帮助工程师迅速开始他们的软件开发,因此,他们提高了效能,使产品能够更迅速的面市。”

SoC FPGA虚拟目标以预构建、可立即使用的二进制和寄存器兼容PC仿真模型的形式提供,采用了相同双核ARM® Cortex™-A9 MPCore™处理器以及Altera Cyclone® V和Arria® V SoC FPGA的系统外设,还有电路板级组件,包括,DDR SDRAM、闪存和虚拟I/O等。为帮助实现面向硬核处理器系统和用户设计的基于FPGA的IP应用软件开发,Altera将为虚拟目标提供可选环路FPGA扩展功能。这一扩展功能使用了Altera FPGA开发电路板,通过PCIe®接口连接基于PC的虚拟目标。用户同时使用虚拟目标和环路FPGA扩展功能,在获得最终硬件之前,在处理器子系统中加入定制外设和硬件加速器,为它们开发器件驱动程序,与应用软件相集成。这样,能够以最小的工作量将器件专用固件和应用软件移植到实际硬件中。
  
Synopsys有限公司IP和系统市场副总裁John Koeter评论说:“很多半导体和系统公司在获得硅片之前和之后,成功的使用了虚拟原型开发工具来加速软件开发。与Altera密切合作,在可立即使用的商用虚拟目标上采用成熟的虚拟原型开发技术,为系统和软件工程师提供环境,增强调试功能,这很容易在Altera的全球用户中推广。”  
 
虚拟目标最初的支持包括Linux和VxWorks。嵌入式软件开发人员可以使用经过预构建的Linux内核镜像,在SoC FPGA开发板主要组件器件驱动的支持下,能够立即启动虚拟目标的Linux。可以从Altera免费下载经过预构建的GNU工具链和Linux源代码。本季度还将为虚拟目标提供VxWorks电路板支持包(BSP),为其他嵌入式操作系统提供更多的BSP。

虚拟目标还专为仿真环境提供兼容辅助系统工具和其他的调试功能。支持虚拟目标的开发工具包括,GNU工具、ARM RVDS™、ARM开发Studio 5 (DS-5™)、Lauterbach TRACE32® 调试器以及Wind River工作台。作为仿真模型,虚拟目标为待调试系统提供更多的可视化功能,支持用户更好的控制目标执行(特别是多核系统),实现在硬件上难以实现甚至无法实现的很多调试任务。  

ARM系统设计市场主任Mark Onions评论说:“现在对虚拟平台的需求越来越强烈,利用这一平台来加速软件开发,特别是基于ARM Cortex-A9 MPCore处理器的复杂设计。Altera的SoC FPGA虚拟目标结合ARM的RVDS和DS-5软件开发工具,支持开发人员尽早开始多核系统的设计,并迅速完成这些设计。”

Lauterbach GmbH公司总裁Stephan Lauterbach补充说:“我们看到越来越多的用户利用虚拟原型开发技术尽早开始他们的开发工作。TRACE32与虚拟目标的可视化和控制功能相结合,使多核调试发展到新水平,用户能够将其在开发过程中的工具和知识投入发挥最大效用。”
Wind River公司产品管理副总裁Warren Kurisu评论说:“与Altera在VxWorks和Linux上成功合作实现Altera软核处理器后,Altera新的SoC FPGA器件为嵌入式开发人员提供了更多的机会。结合Wind River丰富的系列产品,包括前沿的嵌入式软件操作系统以及世界级开发工具,这些投入将帮助嵌入式开发人员进行创新,满足嵌入式领域的各种需求。”

供货信息
现在可以从Altera那里订购SoC FPGA虚拟目标。计划明年上半年提供环路FPGA扩展功能。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

企业无需将敏感代码、数据或工作流移出其可控的基础设施,即可使用 AI 赋能的软件开发与现代化能力。 北京2026年10月12日 /美通社/ -- IBM(纽约证券...

关键字: IBM AI BSP 软件开发

随着汽车向高阶自动驾驶、舱内全域互联和引入更多视频媒体设备快速演进,车载摄像头、雷达、显示终端与中央计算平台之间的高速数据交互需求呈爆发式增长。作为车载高速SerDes领域的新一代开放标准,OpenGMSL有效突破了传统...

关键字: SoC 自动驾驶 传感器

新竹2026年9月24日 /美通社/ -- 全球硅知识产权(IP)领导供应商 M31 円星科技(M31)与超低功耗边缘 AI 半导体解决方案领先厂商 Ambiq 今...

关键字: FOUNDATION SoC 超低功耗 IP

支持10km、15km单双向传输及波分复用链路的无线收发器现已全面量产

关键字: 收发器 AI SoC

720P即1280×720,按60fps算像素率约55.3M像素/秒,1像素/时钟用60~75MHz即可跑满;做预处理不存整帧,采用“灰度化—行缓冲—3×3 Sobel—阈值输出”流式管线最省资源。 先转灰度再进算法,避...

关键字: Sobel算子 FPGA 硬件逻辑

FPGA验证最费人的是手写testbench:功能点一多,定向用例、边界用例、随机回归全靠手工,既慢又容易漏。用Python做“向量生成—testbench渲染—仿真调用—结果比对—报告汇总”闭环,可把几百个组合用例一键...

关键字: Python测试 仿真向量 FPGA

CDC核心不是“都会写”,而是按信号类型选型:单比特电平用同步器,窄脉冲用展宽/toggle,多比特低频配置用手握,持续数据流用异步FIFO。多比特总线直接打两拍最易出错,各bit走线延迟不同会采到中间态。

关键字: FPGA 异步FIFO 握手协议

适用于Caliptra规范的CryptoManager信任根提供了一套可投入生产使用的信任根与安全编排解决方案,该方案可加速部署,并为关键任务数据中心和人工智能基础设施设备提供高级安全保护。

关键字: 数据中心 人工智能 SoC

核越多、带宽越宽,事务也未必更快到达。SoC片上网络的真实瓶颈常藏在输入队列阻塞与信用分配中,平均利用率反而会掩盖最坏等待。

关键字: SoC 带宽 时延

本项目展示了如何从 Digilent Arty Z7 FPGA 板的 XADC 获取模拟数据,并在运行于 Windows 电脑上的 LabVIEW 中显示。FPGA 与 LabVIEW 之间的通信通过自定义硬件接口实现,...

关键字: FPGA 寄存器 Python
关闭