RISC-V 助力 AI 边缘计算晶片，性能更上一层楼

壹. RISC-V的简单介绍

RISC-V（念做 Risk-Five）是一种起源于UC Berkeley大学，具有High Quality（高质量）、No license fee（无授权费）、No Royalty（无权利金）等主要特点的RISC ISA（指令集架构标准）。

图片源自：AdobeStock

RISC-V标准是由非营利性组织RISC-V基金会维护。RISC-V ISA适用于从微控制器到超级计算机的各种计算体系。在现今的RISC-V业界已经有了很多商用及开源的CPU core，工业界及学术界都在迅速采用该指令集架构，更重要是获得越来越多高速成长且用户共享的软件生态支持。更有趣的是，RISC-V生态是一个不断演进的，开放，灵活共生的社区型“生命体”。

贰. RISC-V究竟有何不同之处

1.简洁

相较于其它商用的ISAs，RISC-V ISA要小很多

2.从零开始的设计

明确的分离了User及privileged ISA

具有避免对micro-architecture及技术依赖性的特征

3.为了扩展性及客制化而设计的模块化ISA

小的标准化基本ISA，在此基础上具有多种标准的扩展

用于大量opcode space的sparse和variable-length instruction encoding

4.稳定性

基本及标准扩展ISA是固定不变的

通过可选扩展而非更新ISA的方式来增加指令

5.通过社区进行设计

由领先的行业或学术专家以及软件开发者组成的社区进行设计

BITMAIN发布的Sophon BM1880芯片

BM1880是一个Coprocessor，在实际应用时需要和类似Camera SoC这样的Host进行连接，数据通过USB或者Ethernet进行传输，Edge Inference可以在BM1880上完成。应用场景主要是Camera（摄像头），Robot（机器人），Drone（无人机）。该SoC晶片的的主要组成模块为：

1.双核ARM A53处理器

2.单核64bit RISC-V处理器

3.16/32bit, 1866/3200MHz, DDR3/LPDDR3/DDR4/LPDDR4

4.TPU: 运算能力达到1 TOPS@INT8，Winograd convolution达到2 TOPS

5.On chip memory size：2MB

6.Video Decoder/Image Codec/VPP：支持2 ways 1080p@30fps H264 decode; JPEG Encode/Decode; Hardware video processing

7.Interface: Ethernet and USB3.0用于视频数据的传输

让我们来分析一下，BM1880使用的RISC-V core，采用了单核64bit CPU core，按照实际应用选择的ISA为RV64 IMAFDC， 最高频率达到1GHz，16KiB L1 I-Cache/16KiB L1 D-Cache， RISC-V CPU和VAD （Voice Automatic Detection）模块配合使用，提供很好的低功耗及VAD的硬件加速能力。我们进一步来分析，RISC-V的模块化，灵活配置的ISA究竟能够给BM1880带来什么好处。

1.选择了M extension ISA是因为，M extension提供了整数乘法及除法运算能力，能提供高性能的乘法及除法运算的硬件加速功能；

2.选择A extension是因为应用的软件以及操作系统需要CPU支持Atomic Operation（原子操作）；

3.选择同时支持F及D extension是因为需要用到单精度及双精度浮点运算能力；

4.选择C extension是因为可以能够通过该压缩指令扩展，在编译器编译代码时得到更高的code density（代码密度）和更高的运行效率；

拾. 总结

RISC-V ISA在当前的行业应用中，主要是嵌入式应用为主，在嵌入式应用中，由以用于边缘计算设备为主，边缘设备的AI及Inference（推理）深度结合的设计架构，在未来很长一段时间内，都将是保持高增长的趋势，这是RISC-V技术与Edge Computing最好的结合点，我们可以预期在2019年RISC-V将Vector Extension ISA 标准批准通过后，有更多的Core以及软体出现，将更有利于边缘计算晶片PPA和灵活度的提升，一定将助力其更上一层楼。