这三款App打开了硬件仿真通往新世界的大门

从1985年发展至今，硬件仿真已经进入到了第四个阶段——应用程序阶段。在该阶段中，单个硬件不再是区分因素，在硬件和操作系统上运行的应用程序将仿真平台转换成验证中心来工作，应用程序驱动新使用模型来减少SoC验证任务为硬件仿真加速。Mentor Graphics对此推出 Veloce Deterministic ICE、Veloce DFT 以及Veloce FastPath三款Veloce Apps来帮助解决复杂 SoC 和系统设计中的关键系统级验证难题。

(硬件仿真发展的四个阶段)

说到硬件仿真就不得不先明确硬件仿真原则。复杂的芯片驱动仿真能够实现，需要诸如嵌入式CPU、GPU和MMUs等多处理器之间的配合，再结合相应的接口协议以及大型软件内容的支持。指令集、操作系统、驱动程序和应用软件共同构成了硬件模拟加速对于软件方面的需求。Mentor Graphics Veloce Apps致力于让更多的工程师享受到更多更快速的验证。

Veloce Deterministic ICE

曾经在硬件仿真调试中，工程师们苦于“看不见”调试过程，会进行大量重复性试验，导致仿真速度下降。Veloce Deterministic ICE 可对被检测设备进行物理驱动，在调试过程中加入了 100%可见性和可重复性，从而克服了电路内仿真 (ICE) 环境的不可预知性，并可使用其他“基于虚拟的”使用模型，加快仿真速度。

Veloce DFT

· 在RTL到DFT门的仿真过程中，通常是由Post-DFT插入模式验证流程，这种流程会导致发现出错模块的时间过长。Veloce DFT 可提升流片之前的可测试性设计 (DFT) 验证速度，从而最大程度地降低了灾难性风险，并极大减少了 DFT 插入后验证设计的运行时间。

与普通传感器仿真DFT需要3天的时间相比，利用Veloce DFT APP完成该过程只需要90秒。同样，利用Veloce DFT APP完成图形验证时间也提高4000倍。Veloce DFT 打开了一扇硬件仿真通往新世界的大门。

Veloce FastPath

Veloce FastPath 在验证时使用更快速模型的多时钟域 SoC 设计中优化硬件仿真性能。FastPath可识别设计属性，在运行时可以提高仿真效率和优化仿真。

Veloce OS3：

Veloce OS 操作系统为 Veloce 平台增加了软件可编程性和资源管理。最新升级的 Veloce OS3 涵盖多项创新：集成全新的高性能计算平台，削减 50% 的编译时间。“即插即用”的快门电路级处理设置，能接受平面或层次化设计。此流程可减少编译所需的内存量，从而提高性能。新的流程可以更加轻松地加载和验证门级设计，提高硅保真的可信度。硬件仿真和软件操作系统的时间能见度和时间波形调试与以前相比快2倍，结合了从运行时间到调试周期的软件和硬件改进，实现了 200% 的更快可见性时间。

Veloce为数据中心的设计可共享的系统，实现低功耗设计，降低TCO。VirtuaLAB消除了需要的电缆系统建模，减少了本文在数据中心。低功耗大大降低总拥有成本，保持在10 kw 250 m门能力模块，空气冷却系统兼容数据中心的需求。

100%可将性和可重复调试应用程序的Veloce Deterministic ICE APP、提升DFT 验证速度的Veloce DFT 、减少50%运行时间的Veloce FastPath结合最新版Veloce OS3平台，Mentor Graphics让硬件仿真变得与众不同。