破局物理 AI 碎片化迷局：MIPS 构建工作负载原生“软硬底座”

当大语言模型（LLM）在数据中心的服务器中狂飙突进时，计算产业的下一个决定性战场已经悄然向物理世界转移。随着智能系统向机器人、自动驾驶、工业边缘计算等物理 AI（Physical AI）场景深度延伸，行业正面临极其严峻的软硬件碎片化与落地困境。传统的通用型计算平台，已难以兼顾物理世界中对于极低延迟、确定性执行、高等级功能安全与极限能效的苛刻要求。

在 GTS 2026（Global Foundries技术峰会）期间，MIPS 首席技术官 Yankin Tanurhan 博士接受了深度专访。这位推动 MIPS 全面转向 RISC-V 架构的核心技术掌舵者，详细拆解了 MIPS 此次首发的三大工作负载原生平台（Acies、Actus、Aegis）背后的技术哲学。此次，MIPS 并非盲目提供基础 IP，而是预先洞察了物理AI场景中视觉大模型、硬实时电机控制、功能安全调度等具体工作负载，并以此为原点，逆推并优化了底层异构计算平台。从整合 ARC 后的 700 人全球研发舰队，到跨越四十年的微架构演进史； 从提供单一架构，到打通“从软件到芯片（Software to Silicon）”的全栈闭环；从 AMD 与联发科的生态背书，到依托格罗方德（GlobalFoundries）制造优势建立的原型验证矩阵，MIPS 正以“纯粹赋能者”的姿态，在竞争白热化的处理器 IP 战场中，重塑 RISC-V 生态的商业边界。

MIPS CTO Yankin Tanurhan

一：解构 STAC 闭环：三大平台将“工作负载原生”刻入底层

物理 AI 正在彻底重塑计算产业的边界。与数据中心里只关注“数据吞吐量（Throughput）”的虚拟 AI 不同，任何一台真正在三维物理世界中运行的智能设备（无论是具身机器人、高阶 ADAS 系统还是自动化工业终端），其基础能力都绕不开 STAC 框架——即感知（Sense）、推理（Think）、执行（Act）、通信（Communicate）。

在传统的开发模式中，为了打通这四个环节，硬件工程师往往需要像拼乐高一样，从不同的供应商处采购 CPU、GPU、DSP 和 MCU 进行异构拼接。这不仅导致了硬件底座的极度碎片化，更给软件开发者带来了灾难：他们需要面对无数互不兼容的底层驱动、内存一致性问题以及跨平台的交叉编译工作。

面对这一系统级挑战，MIPS 并没有选择提供“大包大揽”的通用万金油芯片，而是精准对焦物理 AI 的核心痛点，推出了三把高度特化的“尖刀”——基于其 RISC-V IP 打造的三大工作负载原生（Workload-Native）参考平台。

（一）Acies（推理原生 AI）：直击端侧大模型算力墙

MIPS Acies-1

在 STAC 的“Think（推理）”与“Sense（感知）”环节，终端设备正面临端侧大语言模型（LLM）与视觉 Transformer（ViTs）带来的多模态算力爆炸。针对这一需求，MIPS 推出了 Acies-1 推理原生 AI 平台。

Acies-1 定位为现代 AI 的边缘加速器，旨在为机器人与自动化设备提供原生智能体（Agentic）能力。从指令集底层来看，它基于 MIPS Atlas S8200 标准构建，全面支持 RVA23 Profile，并在其基础上深度集成了 RVV（向量扩展）与 VME（矩阵扩展）等专门针对张量计算优化的指令集。

真正构筑其技术护城河的，是其在 NPU 矩阵算力上的高低搭配与商业落地成熟度。Yankin Tanurhan 在专访中敏锐地指出，在物理 AI 的复杂推理中，仅靠 CPU 加上基础的向量指令是远远不够的。MIPS 提供了从 S8200（面向 RISC-V 环境中极高易编程性的较低 TOPS 区间）到 NPX6（面向高性能数据流架构）的完整 NPU 矩阵。他向我们透露：“通过级联多个实例，我们的最高算力可以达到 3,500 TOPS。目前已有客户在汽车领域将其用于高级 ADAS，且均已通过资格验证。”

这种高达 3500 TOPS 的可扩展绝对算力，结合专门针对矩阵乘法、Softmax 等非线性函数定制的小型硬件加速单元，使得 Acies 平台能够突破边缘功耗墙的限制，轻松吞吐 Llama.cpp、Qwen 等端侧大模型，甚至支持视觉-语言-动作模型（VLAs）的端侧推理。

（二）Actus（事件原生 MCU）：攻克物理执行层面的“硬实时”壁垒

MIPS Actus-1

如果说推理是物理 AI 的大脑，那么“Act（执行）”就是它的肌肉。在执行环节，物理世界绝不容许数据中心那种动辄几十毫秒的“软延迟（Soft Latency）”。工业机械臂的电机控制、四足机器人的伺服驱动等场景，考验的是极端的“硬实时（Hard Real-time）”响应能力。这也是目前诸多基于通用 OS 架构的主控芯片难以逾越的鸿沟。

Actus-1 事件原生 MCU 平台正是为运动控制、传感器融合等实时事件驱动型任务而生。它搭载了 MIPS Atlas M8500 核心，不仅支持 RVM23 profile，更集成了极其强悍的底层控制基因：ARC VPX 512 位超宽矢量协处理器与硬件级 FoC（磁场定向控制）加速器。

在回应业界对于机器人执行层“最坏情况执行时间（WCET）”和“延迟抖动（Jitter）”的担忧时，Yankin Tanurhan 将宏大的架构之争，落地到了具体的“电机控制”这一细分痛点上。他一针见血地指出：“电机控制，尤其是电动机控制，归根结底在很大程度上取决于延迟和控制能力，因为本质上是在做调节。调节和延迟正是这些实时处理器的专长。在芯片层面，关键在于 I/O 和存储器访问，例如实现单周期存储器访问，让代码可以直接在紧耦合存储器（TCM）中运行，从而彻底消除 Cache Miss 带来的不确定性。”

（三）Aegis（安全原生 CPU）：任务关键型系统的底层调度中枢

MIPS Aegis-1

物理 AI 系统的运行直接干预现实世界，伴随着极高的人身与财产安全风险。为此，MIPS 推出了 Aegis-1 安全原生 CPU 平台。

作为整个系统统筹调度的“神经中枢”，Aegis 从微架构的硅片底层为功能安全而生。它不仅是业界目前最快的可授权功能安全 CPU IP，更原生支持 RISC-V Android 与 Linux 操作系统的完整运行，严格满足 ISO 26262（汽车）及 ISO 21434（网络安全）等严苛标准。它确保了在数据中心之外的高可靠性场景中，智能体工作负载能够在“ Fail-Safe（故障安全）”和“Fail-Operational（故障降级运行）”的极致保障下运转。

（四）不可复制的护城河：“工作负载原生”驱动“软件优先”

为什么这三大平台被冠以“原生（Native）”之名？这触及了 MIPS 此次战略发布的最核心理念：工作负载原生驱动软件优先。

长久以来，半导体 IP 的设计范式是“先画出 PPA（性能、功耗、面积）的大饼，流片后再指望软件开发者去适应硬件的各种怪癖”。而 MIPS 彻底反其道而行之。对此，Yankin 解释道：“很多 AI 项目从一张白纸开始，却没有详细研究要解决的究竟是什么问题。我们说‘工作负载原生’，是指针对具体工作负载开展性能分析和架构探索，确保产品是从这些工作负载出发开发的。例如，NPX6 就是针对 Transformer 深度优化的。我们会一再强调，我们从工作负载出发，正如我们坚持软件优先一样。”

面对机器人与工业终端硬件架构高度碎片化、尚未收敛的现状，MIPS 放弃了用单一通用芯片强行大一统的执念。相反，MIPS 通过 Atlas SDK 与虚拟平台，构建起了一道极高的软件生态护城河。基于开源 IREE 编译器与 MLIR 基础设施，Atlas SDK 能够完美向下编译 TensorFlow、PyTorch 与 ONNX 等上层框架的算法模型，直接将其映射到 MIPS 的底层指令上。

配合 M.2 PCIe 模块或单板计算机的硬件实体形态，MIPS 将这些高度特化的“专用子系统”直接交到客户的算法工程师手中，让他们第一天就能在真实的架构上跑通原生代码。这种开发流程的极限“左移（Shift-Left）”，极大地压缩了终端客户的研发周期。

二：一场跨越四十年的“整合”，铸就全栈技术矩阵

当我们拆解完这三大原生平台后，一个必然的疑问随之而来：作为一家老牌 IP 厂商，MIPS 为什么能够在极短的时间内，突然拿出一套涵盖高性能超标量 CPU、大算力 NPU、硬实时 MCU 以及高吞吐 DSP 的“重装全栈”方案？

答案藏在半导体产业近年来最具深远影响的一次重组中：在母公司 GlobalFoundries（格罗方德）的操盘下，MIPS 与从 Synopsys 收购而来的 ARC 处理器 IP 业务完成了历史性的整合。

硅谷经典 RISC 与英国可配置计算的基因大融合

这不仅是一场简单的资本并购，更是一次横跨近四十年计算历史的微架构基因大重组。 翻开两家公司的技术谱系图：MIPS 诞生于 1980 年代的斯坦福大学，由图灵奖得主 John Hennessy 创立，代表着硅谷最正统的高性能、超标量经典 RISC 路线；而 ARC（Argonaut RISC Core）则起源于 1990 年代的英国 Argonaut Games，以其独步天下的 ARChitect 可配置工具和 APEX 定制指令闻名，代表着极低功耗与 DSP 混合计算的巅峰。

这两支曾在不同维度各自登顶的技术团队，如今在开放的 RISC-V 旗帜下完成了全面汇流。

“在 IP 业务部门内，只有一个 RISC-V 开发团队，这个团队同时承袭了 MIPS 和 ARC 的历史与基因……我们有 700 人，背景各不相同，但都具有全球视野，包括在中国、印度和美国的工程师，他们在统一领导下共同努力。”Yanki表示，这 700 人的全球研发舰队，彻底打破了中小型 RISC-V 初创公司在资源广度上的天花板。这也让 MIPS 一举达到了参与全球顶级架构竞争的“比赛体重（Fighting Weight）”。

解决微架构的终极 Trade-off：SMT 还是多核？

在技术落地层面，这 700 人的工程团队打破了原有的微架构壁垒，执行了极具战略眼光的“取长补短”融合策略。

以自动驾驶（ADAS）或高阶机器人感知场景为例，系统需要同时并发处理来自多个激光雷达、毫米波雷达和高分辨率摄像头的海量数据流。面对“如何提升并行处理效率”这一经典的工程 Trade-off，行业内往往分为两派：一派主张提升单核并发能力，另一派主张狂堆物理核心。而如今的 MIPS，给出了“全都要”的包容性解答。

一方面，MIPS 依然保留并强力演进了其标志性的 SMT（双路同步多线程） 与四发射乱序执行架构（如 eVocore P8700）。在处理传感器融合这种内存密集型、高缓存未命中（Cache Miss）风险的计算时，SMT 能够让单个物理核心在线程挂起时瞬间无缝切换到另一线程，榨干流水线的每一个时钟周期。

另一方面，ARC 团队的并入，带来了业界顶尖的低功耗、小面积（PPA 极致优化）控制核心以及高频多核集群技术（如 ARC-V RPX-100 系列，最高可扩展至 16 核并发）。谈及这种互补性，Yankin 阐述道：“在微架构层面，我们会从双方的微架构中挑选最好的元素。正如我提到的，未来的产品将具备 SMT 能力；另一方面，ARC 带来了极为出色的低功耗、小面积、高性能方案。由于都出自同一个团队，这种整合会很容易实现。”

这种全栈能力的融合意味着，当系统厂商面对极度复杂的物理 AI 算力挑战时，MIPS 不再强迫客户去妥协架构，而是将“要超线程，还是要堆核心集群”的绝对选择权，连同统一的开发工具链，一并交付给客户。

三：不甘做“小村庄的国王”，要做大 RISC-V 时代蛋糕

作为早期探索开源计算架构的探路者，RISC-V 在过去短短数年间，以前所未有的速度完成了从 IoT 边缘低功耗 MCU，到高性能数据中心应用核的史诗级跨越。伴随着生态的极速繁荣，RISC-V CPU IP 供应商这条赛道也变得日益拥挤。

当被问及 MIPS 目前的市场地位时，Yankin Tanurhan 给出了一个基于硬核数据的明确研判：MIPS 已经是整体 RISC-V 领域的第一。这一断言的背后，是 MIPS 积累的超 500 项顶尖客户合作、超过 35 亿颗芯片的年出货量，以及在要求最为严苛的汽车市场——超过 2 亿颗 ADAS SoC 的庞大部署基数。

但令人印象最为深刻的，是这位技术领袖对于“冠军”这个目标做出的升华。在芯片存量市场中卷价格、抢夺细分份额，早已不是这家顶级 IP 巨头的最终追求。Yankin 坦言：“对我来说，‘冠军’意味着推动 RISC-V 取得成功。仅仅做第一还不够，我们希望 RISC-V 业务不断发展壮大。做小村庄的国王和领导一个大国是两回事。 我们希望市场更大。这就是我们想成为的冠军：推动市场增长。”

这句“不甘做小村庄的国王”，精准诠释了 MIPS 的战略野心。技术的护城河绝不仅仅在于晶体管的堆砌与微架构的微调，更在于宏大的生态号召力。MIPS 的目标，是要以绝对领导者的身份，将 RISC-V 这一开源指令集架构，硬核推向物理 AI、高阶智能驾驶、航空航天防御系统等原本壁垒森严、被封闭架构长期垄断的计算深水区。

这种以“做大蛋糕”为己任的生态战略，也赢得了半导体产业链头部巨头的高度共鸣。在 MIPS 此次工作负载原生平台的发布之际，业界巨头的背书接踵而至： AMD 嵌入式事业部芯片市场总监 Manuel Uhm 明确表示欢迎 MIPS 扩大开发者参与度并增强软件就绪性；联发科（MediaTek）联席首席运营官顾大为更是直言，联发科高度认可 MIPS 坚守开放标准的承诺，及其成熟处理器和软件专业知识对推动商用级 RISC-V 解决方案发展的巨大价值。巨头的证言，无疑是对 MIPS 生态的最有力注脚。

四：坚守“纯粹赋能者”本分，做客户背后的基石

此次发布实体的 Acies、Actus 和 Aegis 开发板平台，又背靠母公司 GlobalFoundries（格罗方德）全球顶级的 FinFET 及 FDX（全耗尽型绝缘体上硅）超低功耗晶圆制造工艺，我们抛出一个商业逻辑疑虑：MIPS 是不是要“既做裁判又做运动员”，转型成为一家卖量产级 ASIC 芯片的“板级方案或目录型芯片（Catalog Chip）供应商”？

毕竟，在当今半导体产业纵向整合加剧的背景下，IP 公司为了追求更高利润，跨界向下游延伸造芯已屡见不鲜。 对于这一极其敏感的商业路线问题，Yankin Tanurhan 在与我们采访中划下了一道不可逾越的“战略红线”。

依托晶圆厂提供实体芯片：为了解决 IP 行业的终极“验证盲区”

在传统的 IP 授权商业模式中，客户常常面临一个巨大的风险痛点：在支付了高昂的授权费并经历漫长的流片周期之前，客户往往只能依靠枯燥的 RTL 代码在极其缓慢的 EDA 仿真器或 FPGA 上进行验证。缺乏真实硅片（Silicon-proven）环境下的性能、功耗测试数据，给动辄千万美元的先进制程流片带来了巨大的不可控风险。

MIPS 利用自身作为格罗方德旗下公司的独特制造优势，彻底击穿了这一验证盲区。Yankin 强调了这一制造能力带来的质变：“过去 MIPS 和 ARC 最大的难点，都是难以尽早向客户提供原型。客户通常会问我们：这个 IP 是否已经在芯片上验证过？现在我们可以回答‘是’：我们可以在交付 IP 的同时交付芯片，客户能够在真实芯片上测量 IP 的实际能力。与只能依赖仿真结果或数据手册相比，这是巨大的进步。”

因此，发布三大平台实体的真正目的昭然若揭：这不是为了向市场兜售通用芯片，而是利用 FDX 等先进工艺，为授权客户提供极其稀缺的“真实硅片原型、测试模板和工作负载验证平台”，旨在从物理硬件的最底端，帮助客户抹平开发早期的试错成本。

恪守“纯粹赋能者”定位，做物理AI的“隐形基石”

在访谈的最后，不可避免地触及了宏观行业竞争格局的变迁。当前，部分占据垄断地位的头部 IP 架构提供商，正在积极改变其传统的商业边界，试图通过推出高度固化的计算子系统甚至参考终端芯片方案，直接向产业链下游延伸攫取利润。这种模式的转变，已经不可避免地引发了广大系统厂商与 Fabless 芯片设计公司的战略焦虑。

面对这一行业大势的剧烈演变，Yankin Tanurhan 的回应极其务实，展现了一家穿越周期、底蕴深厚的技术厂商应有的克制与战略定力。他重申了公司的业务底线：“（行业里部分企业的）商业模式在变化，客户开始来找我们……对我们来说，重要的是专注于自己最擅长的事情：打造平台，支持客户开发自己的芯片。我们有定制芯片团队，提供面向特定应用的芯片设计服务。这项业务我们会做，但这并不意味着我们会成为目录型芯片供应商。”

这正是 MIPS 能够给到客户的一份极度的安全感。

在物理 AI 爆发的今天，系统厂商和芯片设计厂商们需要的是一个能够深度定制、PPA 性能极限调优、且在商业模式上绝对不具侵略性的基础底座。MIPS CTO的分享，再次夯实了自身“纯粹赋能者”的行业人设。

坚决不与客户争利，甘愿隐入幕后，永远做客户商业成功背后的坚实基石。依托 700 人全球研发舰队的硬核技术底座、工作负载原生的顶层架构创新理念、以及真正落地的三大物理 AI 硅片平台，MIPS 正以一种极度克制却又充满技术张力的方式，悄然接管下一代计算架构的核心战场。