SRAM存储器

静态随机存取存储器(Static Random-Access Memory，SRAM)是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。相对之下，动态随机存取存储器(DRAM)里面所储存的数据就需要周期性地更新。然而，当电力供应停止时，SRAM储存的数据还是会消失(被称为volatile memory)，这与在断电后还能储存资料的ROM或闪存是不同的。

SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM(Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，功耗较DRAM大，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积。同样面积的硅片可以做出更大容量的DRAM，因此SRAM显得更贵。

一种是置于cpu与主存间的高速缓存，它有两种规格：一种是固定在主板上的高速缓存(Cache Memory);另一种是插在卡槽上的COAST(Cache On A Stick)扩充用的高速缓存，另外在CMOS芯片1468l8的电路里，它的内部也有较小容量的128字节SRAM，存储我们所设置的配置数据。还有为了加速CPU内部数据的传送，自80486CPU起，在CPU的内部也设计有高速缓存，故在Pentium CPU就有所谓的L1 Cache(一级高速缓存)和L2Cache(二级高速缓存)的名词，一般L1 Cache是建在CPU的内部，L2 Cache是设计在CPU的外部，但是Pentium Pro把L1和L2 Cache同时设计在CPU的内部，故Pentium Pro的体积较大。Pentium Ⅱ又把L2 Cache移至CPU内核之外的黑盒子里。SRAM显然速度快，不需要刷新操作，但是也有另外的缺点，就是价格高，体积大，所以在主板上还不能作为用量较大的主存。

SRAM主要用于二级高速缓存(Level2 Cache)。它利用晶体管来存储数据。与DRAM相比，SRAM的速度快，但在相同面积中SRAM的容量要比其他类型的内存小。SRAM的速度快但昂贵，一般用小容量的SRAM作为更高速CPU和较低速DRAM 之间的缓存(cache).SRAM也有许多种，如AsyncSRAM (Asynchronous SRAM，异步SRAM)、Sync SRAM (Synchronous SRAM，同步SRAM)、PBSRAM (Pipelined Burst SRAM，流水式突发SRAM)，还有INTEL没有公布细节的CSRAM等。基本的SRAM的架构如图1所示，SRAM一般可分为五大部分：存储单元阵列(core cells array)，行/列地址译码器(decode)，灵敏放大器(Sense Amplifier)，控制电路(control circuit)，缓冲/驱动电路(FFIO)。SRAM是静态存储方式，以双稳态电路作为存储单元，SRAM不像DRAM一样需要不断刷新，而且工作速度较快，但由于存储单元器件较多，集成度不太高，功耗也较大。

SRAM的工作原理：假设准备往图2的6T存储单元写入“1”，先将某一组地址值输入到行、列译码器中，选中特定的单元，然后使写使能信号WE有效，将要写入的数据“1”通过写入电路变成“1”和“0”后分别加到选中单元的两条位线BL,BLB上，此时选中单元的WL=1，晶体管N0,N5打开，把BL,BLB上的信号分别送到Q,QB点，从而使Q=1，QB=0，这样数据“1”就被锁存在晶体管P2,P3,N3,N4构成的锁存器中。写入数据“0”的过程类似。SRAM的读过程以读“1”为例，通过译码器选中某列位线对BL,BLB进行预充电到电源电压VDD，预充电结束后，再通过行译码器选中某行，则某一存储单元被选中，由于其中存放的是“1”，则WL=1、Q=1、QB=0。晶体管N4、N5导通，有电流经N4、N5到地，从而使BLB电位下降，BL、BLB间电位产生电压差，当电压差达到一定值后打开灵敏度放大器，对电压进行放大，再送到输出电路，读出数据。

非挥发性SRAM非挥发性SRAM(Non-volatile SRAM，nvSRAM)具有SRAM的标准功能，但在失去电源供电时可以保住其数据。非挥发性SRAM用于网络、航天、医疗等需要关键场合—保住数据是关键的而且不可能用上电池。

异步SRAM异步SRAM(Asynchronous SRAM)的容量从4 Kb到64 Mb。SRAM的快速访问使得异步SRAM适用于小型的cache很小的嵌入式处理器的主内存，这种处理器广泛用于工业电子设备、测量设备、硬盘、网络设备等等。

根据晶体管类型分类

双极性结型晶体管(用于TTL与ECL)—非常快速但是功耗巨大

MOSFET(用于CMOS)—本文详细介绍的类型，低功耗，现在应用广泛。

根据功能分类

异步—独立的时钟频率，读写受控于地址线与控制使能信号。

同步—所有工作是时钟脉冲边沿开始，地址线、数据线、控制线均与时钟脉冲配合。

根据特性分类

零总线翻转(Zero bus turnaround，ZBT)—SRAM总线从写到读以及从读到写所需要的时钟周期是0

同步突发SRAM(synchronous-burst SRAM，syncBurst SRAM)—

DDR SRAM—同步、单口读/写，双数据率I/O

QDR SRAM(Quad Data Rate (QDR) SRAM)—同步，分开的读/写口，同时读写4个字(word)。

根据触发类型

二进制SRAM

三进制计算机SRAM