SRAM结构原理与应用

SRAM (Static RAM)，即静态RAM.它也由晶体管组成。接通代表1，断开表示0，并且状态会保持到接收了一个改变信号为止。这些晶体管不需要刷新，但停机或断电时，它们同DRAM一样，会丢掉信息。SRAM的速度非常快，通常能以20ns或更快的速度工作。一个DRAM存储单元仅需一个晶体管和一个小电容.而每个SRAM单元需要四到六个晶体管和其他零件。所以，除了价格较贵外，SRAM芯片在外形上也较大，与DRAM相比要占用更多的空间。由于外形和电气上的差别，SRAM和DRAM是不能互换的。

SRAM的高速和静态特性使它们通常被用来作为Cache存储器。计算机的主板上都有Cache插座。如图3所示的是一个SRAM的结构框图。由图3看出SRAM一般由五大部分组成，即存储单元阵列、地址译码器(包括行译码器和列译码器)、灵敏放大器、控制电路和缓冲/驱动电路。在图3中，A0-Am-1为地址输入端，CSB. WEB和OEB为控制端，控制读写操作，为低电平有效，1100-11ON-1为数据输入输出端。存储阵列中的每个存储单元都与其它单元在行和列上共享电学连接，其中水平方向的连线称为“字线”，而垂直方向的数据流入和流出存储单元的连线称为“位线”。通过输入的地址可选择特定的字线和位线，字线和位线的交叉处就是被选中的存储单元，每一个存储单元都是按这种方法被唯一选中，然后再对其进行读写操作。有的存储器设计成多位数据如4位或8位等同时输入和输出，这样的话，就会同时有4个或8个存储单元按上述方法被选中进行读写操作。在SRAM 中，排成矩阵形式的存储单元阵列的周围是译码器和与外部信号的接口电路。存储单元阵列通常采用正方形或矩阵的形式，以减少整个芯片面积并有利于数据的存取。以一个存储容量为4K位的SRAM为例，共需12条地址线来保证每一个存储单元都能被选中(

=4096)。如果存储单元阵列被排列成只包含一列的长条形，则需要一个12/4K位的译码器，但如果排列成包含64行和64列的正方形，这时则只需一个6/64位的行译码器和一个6/64位的列译码器，行、列译码器可分别排列在存储单元阵列的两边，64行和64列共有4096个交叉点，每一个点就对应一个存储位。因此，将存储单元排列成正方形比排列成一列的长条形要大大地减少整个芯片地面积。存储单元排列成长条形除了形状奇异和面积大以外，还有一个缺点，那就是单排在列的上部的存储单元与数据输入/输出端的连线就会变得很长，特别是对于容量比较大得存储器来说，情况就更为严重，而连线的延迟至少是与它的长度成线性关系，连线越长，线上的延迟就越大，所以就会导致读写速度的降低和不同存储元连线延迟的不一致性，这些都是在设计中需要避免的。特性SRAM是比DRAM更为昂贵，但更为快速、低功耗(仅空闲状态)。因此SRAM首选用于带宽要求高。SRAM比起DRAM更为容易控制，也更是随机访问。由于复杂的内部结构，SRAM比DRAM的占用面积更大，因而不适合用于更高储存密度低成本的应用，如PC内存。时钟频率与功耗SRAM功耗取决于它的访问频率。如果用高频率访问SRAM，其功耗比DRAM大得多。有的SRAM在全带宽时功耗达到几个瓦特量级。另一方面，SRAM如果用于温和的时钟频率的微处理器，其功耗将非常小，在空闲状态时功耗可以忽略不计—几个微瓦特级别。SRAM用于：

通用的产品

asynchronous界面，例如28针32Kx8的chip(通常命名为XXC256)，以及类似的产品最多16 Mbit每片

synchronous界面，通常用做高速缓存(cache)以及其它要求突发传输的应用，最多18 Mbit(256Kx72)每片

集成于芯片内

作为微控制器的RAM或者cache(通常从32 bytes到128kilobytes)

作为强大的微处理器的主caches，如x86系列与许多其它CPU(从8kiB到几百万字节的量级)

作为寄存器(参见寄存器堆)

用于特定的ICs或ASIC(通常在几千字节量级)

用于FPGA与CPLD

嵌入式应用工业与科学用的很多子系统，汽车电子等等都用到了SRAM。现代设备中很多都嵌入了几千字节的SRAM。实际上几乎所有实现了电子用户界面的现代设备都可能用上了SRAM，如玩具。数码相机、手机、音响合成器等往往用了几兆字节的SRAM。 实时信号处理电路往往使用双口(dual-ported)的SRAM。用于计算机SRAM用于PC、工作站、路由器以及外设：内部的CPU高速缓存，外部的突发模式使用的SRAM缓存，硬盘缓冲区，路由器缓冲区，等等。LCD显示器或者打印机也通常用SRAM来缓存数据。SRAM做的小型缓冲区也常见于CDROM与CDRW的驱动器中，通常为256 KiB或者更多，用来缓冲音轨数据。线缆调制解调器及类似的连接于计算机的设备也使用了SRAM。爱好者搭建自己的处理器的业余爱好者更愿意选用SRAM，这是由于其易用性的工作界面。没有DRAM所需的刷新周期;地址总线与数据总线直接访问而不是像DRAM那样多工分别访问。SRAM通常只需3个控制信号：Chip Enable (CE), Write Enable (WE)与Output Enable(OE)。对于同步SRAM,还需要时钟信号(Clock，CLK)。