如何改善射频采样的噪声

我讨论了射频 (RF) 采样数据转换器的优势和灵活性。高质量的时钟源可以发挥数据转换器的最佳性能。这不是一个新概念。虽然数据转换器的性能一直与时钟源相关联，但由于高工作频率，RF 采样转换器会给时钟带来额外的压力。

公式 1 显示了将时钟抖动 τ j转换为信噪比 (SNR) 性能的标准公式： 

    (1)

请注意，SNR 不依赖于时钟频率；它取决于输入信号频率。通常，RF 采样转换器处理高频信号，因此时钟抖动起着重要作用。

模数转换器 (ADC) 的总 SNR 性能是量化噪声、热噪声和时钟抖动的组合，如公式 2 所示：

(2)

ADC 的分辨率（位数）决定了量化噪声。通常这不是限制因素。来自模拟缓冲器和采样保持电路的热噪声设置了宽带最小阈值电平。一旦输入频率增加，时钟抖动就占主导地位。

图 1 显示了 ADC 输入频率上的 SNR 曲线。热噪声决定了低输入频率的性能，而抖动决定了高输入频率的性能。

图 1：热和抖动贡献的总 SNR 示例

时钟抖动贡献来自孔径抖动和时钟相位噪声。采样电路的变化决定了孔径抖动。转换器的数据表提供了孔径抖动值。例如，ADC12J4000 ADC 的孔径抖动为 100fs。ADC12J4000 器件为宽带采样和数字调谐器件。德州仪器(TI) 的千兆次采样模数转换器(ADC) 技术支持采用射频直接对大范围频谱采样。集成DDC（数字下变频器）可进行数字滤波和下变频转换。所选频率块适用于JESD204B 串行接口。数据以基带15 位复数信息形式输出，以减轻下游处理压力。根据数字下变频器(DDC) 抽取率和链接输出率设置，该数据将通过串行接口的1 至5 通道输出。DDC 旁路模式还支持输出全速率12 位原始ADC 数据。此运行模式需要8 个串行输出通道。外部时钟源由我们控制，因此提供低相位噪声解决方案至关重要。TI 提供了一个简单的抖动计算工作表，可根据时钟抖动和孔径抖动输入或维持指定 SNR 所需的时钟抖动计算 SNR。

不幸的是，低相位噪声合成器源很难获得。结合以时钟频率为中心的窄带通滤波器是改善相位噪声的简单技巧。该滤波器消除了超出滤波器带宽的噪声和谐波。带宽越窄越好。在较低的时钟频率下，晶体滤波器提供出色的窄滤波器响应，通常在 10kHz 到 50kHz 的数量级；但是，晶体滤波器不能在 RF 采样转换器所需的更高频率下工作。对于更高频率的时钟，LC 或微带滤波器更实用，即使它们无法实现如此窄的带宽。

虽然滤波器改善了相位噪声，但它也会影响采样点周围的压摆率。理想的方波具有无限尖锐的过渡。时域中的抖动贡献仍然适用，但热噪声（改变幅度）不会导致抖动。对于非理想时钟，采样点附近信号的转换速率决定了热噪声对有效抖动的影响。图 2 说明了热噪声如何改变采样点，这会转化为时域中的误差。结合时钟滤波器可消除谐波并将信号转换为纯正弦波信号。与方波相比，零交叉点附近的压摆率会降低，并且可能会产生比完全没有滤波器更差的性能。

图 3 说明了较高幅度的正弦曲线可降低热噪声对抖动的影响。时钟解决方案通常需要 10 至 15dBm 的幅度来克服滤波器和电路板损耗，以保持转换器的快速转换速率信号。

图 2：热噪声对时钟抖动的影响

图 3：更高幅度的信号会产生更高的压摆率

一些转换器包括一个带有锁相环 (PLL) 的压控振荡器 (VCO)，用于在片上生成时钟源。我们只需要提供一个低频参考信号，该信号易于生成并在整个电路板中传播。例如，DAC38J84 包含一个工作在 3.75GHz 至 5.5GHz 范围内的 VCO，可将所需时钟频率分频至转换器的最大频率 2.5GHz。

通常，与外部源相比，内部 PLL/VCO 会出现一些退化；但是，我们应该预料到与外部源相媲美的新设备的相位噪声改进。最终，集成 PLL/VCO 将成为提供最佳性能和最低成本时钟解决方案的主要方法。