为具有模拟输出的增量正弦余弦 (sincos) 编码器设计符合 EMC 标准的接口

本文我将介绍具有模拟输出的增量正弦/余弦 (sin/cos) 编码器，并概述电磁兼容性 EMC 兼容接口的设计。

Sin/cos 旋转或线性编码器可实现高分辨率位置测量。高分辨率位置被编码为两个 90 °相移正弦差分信号 A+、A- 和 B+、B-，其中一圈机械旋转的正弦周期数等于 sin/cos 编码器的线数。另一个差分模拟输出是参考标记信号 R+ 和 R-，它允许进行绝对角度位置检测。图1显示了输出信号A、B和R，其中A、B和R分别代表A+减A-、B+减B-和R+减R-的差分信号。

 

图1 ：正弦/余弦编码器的输出电压信号 A、B 和标记 R，每转 N 线数

让我们仔细看看正弦/余弦编码器输出信号的典型电气规格，因为它们是接口设计模拟组件规格的重要标准。

差分输出信号幅度为 11µA-pp，或更常见的 1V-pp，典型值为 2.5V DC 偏移。

sin/cos 编码器的差分输出信号 A 和 B 的频率取决于编码器的线数以及机械速度，如公式 1 中所述：

 

其中 N 是 sin/cos 编码器的线数，v 是机械速度，以每分钟转数为单位。表 1 列出了 1Vpp 正弦/余弦编码器的典型示例。

 

表1 ：编码器输出信号 A、B 示例

现在让我们看看如何从这些输出信号中解码角度位置，因为这对于接口设计的系统架构很重要

检索正弦/余弦编码器角度的典型方法使用单独的硬件块进行增量计数（粗角）和内插增量相位（使用反正切法的细角），如图 2 所示。

 

两个比较器，一个用于正弦，一个用于余弦，生成数字正交编码信号 A 和 B，它们驱动一个方向性向上和向下计数器，通常称为正交编码脉冲计数器。双采样模数转换器 (ADC) 的模拟带宽需要至少等于最大正弦/余弦频率。

重要的是正弦信号 A 和 B 以及增量计数 incr 同时采样和锁存。

实际上，数字化信号 A TTL和 B TTL与模拟信号相比具有相移。这种相移通常是由于比较器的滞后和传播延迟以及非理想采样同步造成的。这意味着在每次转换到下一个象限时，增量计数器可能不会因为相位滞后而立即更新。请参见图 3 中的第一象限。

 

图3：由于相位滞后，A TTL与模拟信号 A 的相移

由于增量行数的两个最低有效位 LSB 之间存在冗余，代表四个象限和模拟相位，我们可以应用表 2 中概述的校正方法，只要相移（参见图图 3) 仍然小于 ±90°。

由于仅使用相位信息来识别象限，因此只有两个例外需要考虑，即相位与增量计数不匹配。这些异常发生在从象限 4 过渡到象限 1 或从象限 1 过渡到象限 4 的过程中，具体取决于旋转方向。

 

表2 ：校正方法

等式 2 计算总高分辨率角度位置F TOTAL：

 

其中 N 是 sin/cos 编码器的线数（每转的信号周期数），incr 是实际增量计数，j A,B是使用反正切方法计算的信号 A 和 B 的实际相位。

理想的内插角度分辨率是正弦/余弦编码器的线数 N 和双 ADC 分辨率的函数。等式 3 计算等效插值角分辨率为：

 

对于具有 1,024 行数的 sin/cos 编码器，使用双 12 位双 ADC 时分辨率为 22 位，使用 16 位双 ADC 时分辨率为 26 位。位置控制通常不需要如此高的分辨率，而是需要精确的速度控制，尤其是在较低的机械速度下。

具有正弦/余弦位置编码器接口的关键模拟组件是双 ADC。它可能是外部的或嵌入到主机处理器中。

图 4 显示了带有高分辨率位置插值的正弦/余弦编码器的 TI Designs 接口参考设计(TIDA-00176) 的系统框图。主要构建块是：

· 具有两种灵活性选项的模拟信号链：

· 带 SPI 接口的 16 位高分辨率全差分路径到微控制器 (MCU)。

· 用于 MCU 嵌入式 ADC 的具有单端模拟输出的模拟路径。

· 高速比较器模块。

· 能源管理。

· C2000™ Piccolo™ MCU 上用于数字信号处理的示例固件，如图 2 中的蓝色框所示。

 

图 4：带有 Piccolo F28069M MCU LaunchPad™ 开发套件的 TIDA-00176 系统框图

第一个构建块是具有 120-Ω 终端和 EMC 保护的双模拟信号路径，用于连接正弦/余弦编码器的差分信号：A+、A-、B+、B-、R+ 和 R-。

具有高共模噪声抑制的高性能、全差分信号路径利用了THS4531全差分放大器和ADS8353 16 位双逐次逼近寄存器 (SAR) ADC，具有与主机处理器的 SPI 接口。

单端模拟信号路径使用OPA2365，它将差分模拟输入转换为 0 至 3.3V 的单端模拟信号 A 和 B，以驱动嵌入式双采样和保持 (S/H) ADC，如嵌入式 C2000 Piccolo单片机。

第二个构建模块是比较器模块，它将模拟信号 A、B 和 R 转换为具有 3.3V TTL I/O 的数字信号，以连接到正交编码器脉冲模块，如增强型正交编码器脉冲 (eQEP) 模块Piccolo MCU。TLV3202高速、低传播延迟比较器配置了迟滞，以实现更好的抗噪性。

第三个构建模块是宽输入范围的 24V 电源，利用TPS54040A高效 DC/DC 转换器实现中间 6V 电源轨，并利用 LDO 实现负载点。LDO 为信号链提供必要的电压，并为 sin/cos 编码器提供 5.25V 电源电压。

原理图和布局已根据 IEC618000-3 进行 EMC 抗扰度设计和测试，IEC618000-3 规定了可调速电力驱动系统的 EMC 抗扰度要求。 

 

表 3：IEC618000-3 EMC 抗扰度要求和 TIDA-00176 测试结果