2nm制程全球争夺战升级！ 2nm王冠究竟花落谁家？

不得不说，科技的发展真是日新月异，这点在手机行业上体现的淋漓尽致。目前手机芯片的制程已经来到了4纳米，得益于如此先进的工艺，手机性能相比以前有了突飞猛进的提升。小智还记得曾经手机芯片在做到20纳米以下时就有不少人表示达到了历史性突破

而从20纳米到10纳米也就5年不到的时间，接着从10纳米到7纳米，5纳米，再到现在的4纳米也就用了3年左右的时间，前不久还有不少专家认为，4纳米已经是手机芯片的极限工艺，不可能再小了

但事实真的如此吗?作为在手机芯片技术上处于绝对全球领先地位的大厂台积电，在近日的2022年技术研讨会上正式介绍了关于未来先进制程的消息，台积电表示就在今年，3纳米工艺将正式投入量产，而普通消费者用上搭载3纳米芯片的手机，最早年底就行了

并且台积电还给出了3纳米芯片的一系列特殊版本，有N3E、N3P、N3X等，台积电首先介绍了3纳米芯片的FINFLEX版本，它包括了3-2 FIN、2-2 FIN和2-1 FIN等几种，分别能够满足不同需求

其中3-2 FIN – 最快的时钟频率和最高的性能满足最苛刻的计算需求;2-2 FIN – Efficient Performance可以在性能、功率效率和密度之间的良好平衡;2-1 FIN – 超高能效、最低功耗、最低泄漏和最高密度。但高潮并不仅于此，台积电还公布了2纳米芯片

2纳米芯片将在2025年量产，这是其第一个使用环绕栅极晶体管 (GAAFET) 的节点，而非现在的 FinFET(鳍式场效应晶体管)。新的制造工艺将提供全面的性能和功率优势。在具体参数方面

作为手机行业中十分重要的芯片制程领域，近日，中国台湾半导体制造公司台积电在 2022 年技术研讨会上正式公布了旗下 2nm 制程工艺的相关内容。

官方表示台积电 2nm 制程工艺相较跳票尚未正式投产的 3nm 制程相比，最大的变化之处在于不再使用鳍式场效应晶体管，而是环绕栅极晶体管节点设计。官方表示，在新工艺以及密度更高的技术下，2nm 工艺较 3nm 相比芯片密度将提高 10%，同功耗下性能提升 10~15%，而在同样的性能下功耗将会降低 25~30%。从纸面参数来看，整体升级仍十分明显。

官方表示，台积电公布 2nm 制程预计将会在 2025 年投产，但最终投产进度或有所出入。而 3nm 大概率将于今年下半年投产，目前包括苹果 A17 芯片、苹果 M3 处理器等预计将会基于台积电 3nm 制程工艺打造。

6月16日，晶圆代工巨头台积电在北美召开了2022年台积电技术研讨会。不仅公布了台积电下一代的2nm制程技术的部分细节信息，同时还透露，通过在中国台湾、中国大陆和日本建设新晶圆厂或扩产，预计到2025年，台积电的成熟制程的产能将扩大约50%。

台积电2nm工艺细节曝光：功耗降低30%，2025年量产

在此次2022年台积电技术论坛上，台积电首度公布了其下一代先进制程N2(即2nm制程)的部分技术指标：相较于其N3E(3nm的低成本版)工艺，在相同功耗下，台积电2nm工艺的性能将提升10~15%;而在相同性能下，台积电2nm工艺的功耗将降低23~30%;晶体管密度仅提升了10%。

需要指出的是，台积电N3E制程的晶体密度似乎要比N3(3nm)减少约8%，但仍比台积电N5(5nm)提升了30%，其优势在于，相比N3减少了4层EUV 光罩，使N3e将成为台积电更具成本及生产效率优势的重要节点。

这也是为什么，台积电N2相比N3E所带来的性能的提升幅度和功耗降低的幅度，均低于N3E相比N5的提升。

在晶体管架构方面，台积电N2终于抛弃了FinFET(鳍式场效应晶体管)，采用了全新的纳米片晶体管架构(Nanosheet)，即台积电版的GAAFET(环绕栅极晶体管)。

台积电还表示，N2不仅有面向移动处理器的标准工艺，还会有针对高性能计算和芯粒(Chiplet)的整合方案。

量产时间方面，根据台积电的规划，N2制程将于2025年量产。按照这个进度，英特尔或将在2nm工艺上实现对于台积电的赶超。此前，英特尔已宣布将会在2024年量产Intel 20A工艺，随后，英特尔又宣布其Intel 18A工艺也将提前到2024年量产。

另外，根据台积电最新展示技术路线图显示，在今年下半年台积电第一代3nm(N3)工艺量产之后，除了将推出低成本、低能耗的N3E之外，还将会推出高性能版本的N3P，以及性能和功耗均更具优势的N3X。

2nm制程全球争夺战升级!6月16日，台积电首度公布2nm先进制程，将采用GAAFET全环绕栅极晶体管技术，预计2025量产。台积电杀手锏来了：2nm先进制程首亮相。6月16日，台积电在2022年度北美技术论坛上，官宣将推出下一代先进制程N2，也就是2nm制程。2nm来了，终结FinFET一直以来，包括7nm、5nm在内的芯片制程都采用的是FinFET晶体管技术。要知道，半导体行业进步的背后有着一条金科玉律，那就是‘摩尔定律’。

摩尔定律表明：每隔 18~24 个月，封装在微芯片上的晶体管数量便会增加一倍，芯片的性能也会随之翻一番。当FinFET结构走到了无法突破物理极限的时候，对新的晶体管技术提出了需求。也就是说，GAA (gate-all-around，简称 GAA) 架构的出现再次拯救了摩尔定律。据称，台积电N2将使用GAAFET(全环绕栅极晶体管)技术，于2025年开始量产。N2在性能、功效上有明显提升，不过晶体管密度在2025年的时代背景中可能显得提升效果不大。

作为全新的芯片制作工艺平台，N2制程的核心创新在于两点：纳米片电晶体管(Nanosheet)与背面配电线路(backside power rail)。此两点都是为了提高单位能耗中芯片性能而设计的。台积电的‘全环绕栅极式纳米片电晶体管’(GAA nanosheet transistors)，晶体管的通道在所有四个侧面都被栅极包围，从而减少了电能泄漏。这在当下晶体管体积越发接近原子体积时，将会越来越突出。而且台积电‘环绕栅极式纳米片电晶体管’的通道可以加宽以增加驱动电流并提高性能，也可以缩小以最大限度地降低功耗和成本。

为了给这些‘纳米片电晶体管’提供足够的电能而且避免漏电损耗，台积电的N2制程使用背面配电线路(backside power rail)。台积电认为这是在‘后段布线制程工序’(BEOL) 中克服电阻的最佳解决方案的一种。工序上做出如此改进后，在同等能耗和复杂度下，N2的性能比N3高10%-15%。在相同速度和单位面积晶体管平均数目下，N2的能耗比N3低25%-30%。在微观结构上，N2采用纳米片电晶体(Nanosheet)，取代FinFET(鳍式场效应晶体管)，外界普遍认为，纳米片电晶体就是台积电版的GAAFET。

根据这些数据，权威硬件新闻网站Tom‘s Hardware的报道者表示，总体来看，N2的全世代制程较之前有明显的性能和耗电改观。但就芯片的单位面积晶体管密度而言，N2相较于N3，并没有N3相较于N5的进步程度。所以N2制程的亮眼程度或许不如预期中惊艳。台积电称将在各种产品上应用N2制程，例如移动设备SoC(集成系统芯片)、高性能CPU与显卡等。而且台积电还提到了‘小芯片集成’，业界猜测很多使用N2制程的产品，也会使用多块小芯片的打包版来降本增效。

全球最大的芯片制造商台积电(TSM.US)表示，预定于2025年开始生产2纳米芯片。该公司的2纳米技术将采用纳米片晶体管架构，使芯片体积更小，但性能更强大、功耗更低，将用于苹果(AAPL.US)的iPhone等电子产品。

目前市场上最先进的5纳米芯片采用的是Finfet架构，生产2纳米芯片意味着台积电将投入大量资金转换技术。

据了解，台积电的竞争对手三星和英特尔也在布局更小的芯片制造。三星将在今年年底前转向3纳米芯片，而英特尔将于2025年之前制造1.8纳米芯片。