最新消息：苹果采用3nm制程工艺芯片，首款可能是自研M2 Pro芯片

8月19日消息，据国外媒体报道，在5nm制程工艺采用两年之后，苹果自研芯片预计在今年就会开始采用更先进的3nm制程工艺代工。而最新的消息显示，苹果采用3nm制程工艺的芯片，在今年下半年就将投片，首款可能是自研M2 Pro芯片。

外媒在报道中提到，苹果的M2 Pro芯片，计划用于下一代的14英寸和16英寸MacBook Pro及一款高端的Mac mini，有望在今年年底或明年上半年推出。

苹果自研Mac芯片的计划，是在2020年6月份的全球开发者大会上公布的，首款产品M1在当年10月11日凌晨推出。在2021年的10月19日，苹果又推出了M1 Pro和M1 Max，一并推出了新一代的MacBook Pro。而在今年3月9日的春季新品发布会上，苹果又推出了M1阵营的终极成员M1 Ultra。

在推出M1 Ultra之后不到3个月，苹果开始推出M2系列芯片，首款M2在6月7日凌晨1点开始的全球开发者大会上推出，采用第二代5纳米制程工艺打造，集成超过200亿个晶体管。

苹果M1系列中的M1 Pro和M1 Max，是同时推出的，但消息人士最新的透露中，只提到了M2 Pro率先采用3nm制程工艺，并未提及M2 Max是否会一并推出，这也就意味着苹果可能进行调整，在不同的发布会上分别推出。

虽然在5nm的芯片代工被限制之后，但华为依然还在不断的对先进工艺的芯片进行研发，一旦国内突破了光刻机等卡脖子技术以后，那么华为的芯片就将会成功复活，毕竟现在苹果、三星、高通以及台积电都在不断的研发3nm乃至更加先进工艺的芯片，所以华为也自然不甘于落后，没想到华为一直都在时刻准备着在芯片领域崛起!

综合来看，华为虽然在芯片代工领域被限制，但是这也依然无法阻挡华为研发芯片的热情和进度，而华为3nm芯片研发成功以后，只要中科院和众多国产科技企业不断努力，在芯片代工领域取得突破以后，那么华为的芯片就可以随时被生产出来，可以说现在华为时刻为自己的海思麒麟芯片复活做着相关的准备，只要解决了芯片代工的事情，那么华为芯片就能迎来转机，相信要不了多久，芯片“卡脖子”的问题就能得到解决。

台积电(中国)有限公司副总监陈芳在日前的2022年世界半导体大会上表示，N3(又称3nm)芯片将在今年下半年量产，已经对部分移动和HPC(高性能计算)领域的客户交付，如果有手机的客户当下采用3nm芯片，明年产品就能问世。

根据台积电提供的技术路线图，在N3之后，该公司会继续推出N3E、N3P、N3X三个版本，例如:N3E是N3芯片的加强版，也将为智能手机和HPC应用提供完整的平台支持。台积电在今年二季度财报会上表示，N3E的客户参与度很高，批量生产计划将在N3之后的1年左右进行，预计这三个版本会陆续在2025年之前进入量产。

陈芳表示，3nm系列的创新主要在于这种工艺使用了FINFLEX技术，可以在提升密度的情况下维持速度和功耗的平衡。此前根据彭博社报道，三星电子也表示在今年下半年量产3nm芯片，但尚未有客户交付的消息。8月18日，据相关爆料，台积电3nm(N3)制程将预计于第三季增加投片量，于第四季度进入量产阶段，台积电3nm采用了鳍式场效晶体管(FinFET)架构，N3制程采用TSMC FINFLEX 技术，将3nm家族技术的PPA进一步提升。

台积电N3制程将在2022年下半年量产，并于2023年上半年开始贡献营收。据悉，今年底苹果将成为第一家采用台积电3nm的客户，首款产品可能是M2 Pro芯片，而明年的iPhone15 Pro的A17处理器，以及M2、M3系列芯片，都会导入台积电 3nm。

报道称，台积电将于今年9月开始基于N3制造工艺大规模量产芯片，并于明年年初向客户交付首批产品。一般来说，台积电会在3月至5月开始对新节点进行大规模量产。但N3节点的开发时间比平时要长，这就是为什么苹果即将推出的iPhone芯片将使用不同的节点。

台积电的3纳米N3制程在完成技术研发及试产后，预计第三季度下旬开始，投片量会大幅拉升，而到第四季度，预计月投片量将达上千片水准，开始进入量产阶段。

业内人士指出，依据台积电N3制程的试产情况，预计量产后的初期良率表现会比5纳米的N5制程初期还好。台积电总裁魏哲家也表示，台积电的N3制程将具备良好良率，2023年即可实现稳定量产，并于上半年开始贡献营收。

苹果将是第一家采用台积电3纳米投片客户。业界人士指出，苹果下半年将首度采用台积电3纳米芯片，首款产品可能是M2 Pro处理器，而明年包括新款A17处理器，以及M3系列处理器，都会采用台积电的3纳米。

英特尔的GPU和CPU也会在明年下半年采用台积电3纳米制程实现量产，其他如FPGA等也会在明、后年之后采用。

AMD虽然在先进制程的采用较英特尔落后，但以技术蓝图来看，AMD在明、后年转进Zen 5架构后，部份产品已确定会采用台积电3纳米制程。

至于辉达、联发科、高通、博通等大客户，同样会在2024年之后完成3纳米芯片设计并开始量产。相比于基于5nm的N5工艺，N3预计将提升10%至15%的性能，降低25%至30%的功耗，以及提高约1.6倍的逻辑密度。

技术方面，台积电的3nm仍然使用FinFET鳍型场效应晶体管。台积电认为，目前的FinFET工艺拥有更好的成本和能耗效率。此外，客户在5nm制程的设计也能用在3nm制程中，无需面临需要重新设计产品的问题，台积电可以保持自身的成本竞争力，获得更多的客户订单。

标准N3节点的工艺窗口较为狭窄，也就是说，部分设计的产量可能会低于预期。不过，改进了工艺窗口的N3E节点也正在开发之中，预计将在N3之后一年左右进入大规模量产阶段，而且有迹象表明其量产可能会更早。

此后，台积电还将陆续增加N3P、N3S和N3X节点。但是，不要小看了这个FinFET。在N3节点中，台积电采用了创新的FinFlex技术，进一步提升了3nm家族技术的PPA(效能、功耗及面积)。

3-2 FIN：最快的时钟频率和最高的性能，满足最苛刻的计算需求

2-2 FIN：高效性能，在性能、功耗和密度之间取得良好平衡

2-1 FIN：超高能效，最低的功耗、最低的泄漏和最高的密度

FinFlex扩展了3nm系列半导体技术的产品性能、功率效率和密度范围，允许芯片设计者使用相同的设计工具集为同一芯片上的每个关键功能块选择最佳方案。