在嵌入式系统设计中实现最佳 ADC 性能

ADC 将现实世界的模拟信号(如声音、温度、压力和光)转换为可在数字域中处理的数字信号。

模拟设计工程师喜欢说“世界是模拟的”，但今天大多数信号处理都是由数字计算机完成的——模拟计算机的时代早已结束。本文概述了 ADC，并就如何成功应用它们提出了建议。

ADC在如此多的应用中被发现，它们几乎是一种商品。从历史上看，转换器是需要专门知识来设计和制造的组件，因此产生了昂贵的解决方案，例如 12 位/500kHz ADC 在 1975 年的售价约为 270 美元。

多年来，现代转换器的价格有所下降，利用了与数字芯片相同的技术进步。同样的12位/500kHz的功能今天的价格不到1美元。adc通常用于通信、仪器和测量以及计算机系统，它们可以促进DSP、信息存储或两者都有。

ADC功能通常与同一芯片上的数字电路一起集成，但也有一些应用中，性能要求要求必须使用独立的ADC。手机电话是一个例子，ADC功能已经集成到数字芯片，而蜂窝基站(有较高的要求)依赖于独立的ADC，这可以提供最终的性能。

ADC包含以下内容：

模拟输入(s)-提供单通道和多个通道。

参考输入-该电压可以在外部提供，也可以在ADC内部提供。

时钟输入-它通常是外部的，并决定了ADC的版本率。

电源输入(s)-通常，都有模拟和数字电源引脚。

数字输出-ADCs可以具有并行或串行的数字输出。虽然adc看起来很简单，但必须正确应用以达到最佳性能。adc表现出一些相同的性能限制，如简单的模拟放大器-有限增益，偏移电压，共模输入电压限制和谐波失真是其中的一些。

ADC的采样特性引入了时钟抖动和混叠的附加考虑。这些通用指南将帮助您在设计中实现ADC的完整性能。

保持清洁

必须注意尽可能保持ADCas的模拟信号清洁。“垃圾输入”通常会导致“数字化垃圾输出”。模拟信号路径应远离任何可能与模拟路径耦合的快速切换数字信号线。虽然图中显示了一个单端模拟输入，但微分模拟输入在高性能adc中已经变得更加常见。驱动ADC差异提供更大的共模噪声抑制，通常允许更好的交流性能，因为更小的芯片上信号波动。

差分器驱动通常使用差分器放大器或变压器来完成。变压器通常比放大器提供更好的性能，因为有源放大器是一个额外的噪声源，这将影响整体性能。

然而，当你需要用直流信息来处理信号时，变压器并不是一个可行的解决方案，因为它们具有固有的直流阻塞特性。

在设计预驱动电路时，必须考虑驱动放大器的噪声和线性性能。请注意，尽管高性能adc通常具有非常高的输入带宽，直接在ADC的输入引脚处过滤可以减少被混叠到基带的宽带噪声。参考输入应被视为另一个模拟输入，并尽可能保持清洁。参考电压(V ref)上的任何噪声都与模拟信号上的噪声难以区分。通常，ADC数据表指定了所需的解耦电容器。这些封盖应放置在尽可能靠近ADC的地方。PCB设计者有时会将解耦电容器放在PCB的背面，以节省电路板的空间。如果可能的话，应该避免这样，因为通孔的电感降低了电容器在高频的效果。Vref通常设置ADC的全尺度范围，因此降低Vref电压的值可以降低ADC的最东部显著位(LSB)值，使ADC对系统中的噪声更加敏感。一个1V全尺寸10位ADC的LSBvalue等于1V/210=~1 mV。

噪声源

根据应用程序的不同，数字时钟输入可能只是与模拟输入一样关键的。在ADC中有两个主要的噪声源：一个是由于输入信号的量化(与ADC中的位数成比例)，另一个是由于时钟抖动(在错误的时间采样输入)。根据公式限制量化噪声在过采样ADC应用中的最大可能信噪比：

SNR = 6.02N + 1.76dB,

其中，N是比特数。直观地说，这是有意义的——每次你添加一点，你就可以将ADC代码的总数增加一倍，并将量化的不确定性减少到一半(6个dB)。

因此，一个10位的ADC理论上能够提供61.96 dB的信噪比。采样时钟上的任何抖动都根据以下公式进一步减少了这一点，其中，信噪比j为受抖动限制的信噪比，fa为模拟输入频率，tj为均方根时钟抖动。

一个抖动等于8皮秒(ps)的采样时钟将70MHz模拟信号数字化，可产生约49 dB的抖动限制信噪比，有效地将10位ADC的有效性降低到约8位。时钟抖动必须为< 2ps，才能达到相当于10位的信噪比。

对信噪比还有许多其他的二阶贡献者，但给予方程是一个很好的一阶近似。差分钟通常用于减少抖动。大多数adc都有单独的电源供应设备：一个用于模拟电路，另一个用于数字电路。

建议使用尽可能靠近adc的适当的解耦电容器。尽量减少使用PCB通孔和从ADC电源引脚到解耦电容器的轨迹长度。这是为了保持ADC和电容器之间的电感到最小。与参考电压解耦一样，板设计人员有时会在解耦电容器放置在芯片的背面，以节省板空间。由于同样的原因，应该避免这样做。

ADC的数据表通常显示推荐的解耦方案。用于供电电压和接地电压的专用PCB平面通常必须达到规定的性能。

一个ADC的开关数字输出可以产生噪声瞬态，可以耦合回ADC的敏感模拟部分，导致错误。

通过最小化输出跟踪长度来减少ADC驱动的电容负载可以在这里有所帮助。将串联电阻放置在ADC输出处以减少输出电流峰值也是有帮助的。此外，ADC的数据表通常也有一个建议。