当前位置:首页 > 电源 > 功率器件
[导读]PCIe,PCI-Express的简称,是一种高速串行计算机扩展接口标准,具有高速串行双向传输和大带宽的特点。成为主流的接口传输标准之一。在系统设计方面,SSD 技术的加速发展,除了用作扩展卡或显示卡的传统 PCIe 插槽外,还鼓励开发用于连接 SSD 的 M.2 和 NVMe 连接器。为了避免 CPU 频带限制妨碍显卡和 SSD 发挥最佳性能,我们开发了 PCIe 4.0 来接听电话。

PCIe,PCI-Express的简称,是一种高速串行计算机扩展接口标准,具有高速串行双向传输和大带宽的特点。成为主流的接口传输标准之一。在系统设计方面,SSD 技术的加速发展,除了用作扩展卡或显示卡的传统 PCIe 插槽外,还鼓励开发用于连接 SSD 的 M.2 和 NVMe 连接器。为了避免 CPU 频带限制妨碍显卡和 SSD 发挥最佳性能,我们开发了 PCIe 4.0 来接听电话。

PCIe 3.0 以 8Gb/s 传输数据,而 PCIe 4.0 是 16Gb/s 的两倍,但仍然具有向上和向下兼容的便利,也就是说 PCIe 3.0 设备可以插入 PCIe 4.0 插槽,反之亦然. 双倍的传输速率将原来连接所需的通道数量减少了一半,这为系统设计提供了更大的灵活性,因为现在 CPU 上有更多通道可用于连接更多设备,例如作为 GPU 和 NVMe SSD。这消除了系统设计的瓶颈,GPU或SSD直接连接CPU在很大程度上摆脱了延迟的影响。

本文旨在解释 PCIe 4.0 解决方案。展望未来,英特尔宣布将Alder Lake-S平台上的PCIe接口从Rocket Lake上的PCIe 4.0升级到PCIe 5.0。PCIe 4.0仍然是市场上显卡连接CPU的主要端口,但Alder Lake-S有望为未来的显卡提供支持x16的PCIe5.0。另一方面,为 NVMe SSD 提供 x4 PCIe 4.0 以吸引桌面玩家并实现更快的计算机启动。对于 AMD 来说,对 PCIe 5.0 的支持有望在 Zen 4 架构上看到。

各大CPU厂商竞相升级PCIe接口,提升设备连接性能,满足消费者对数据流的需求。除了消费市场,数据中心和超级计算机都需要极端的数据传输。边缘计算、人工智能和 5G 网络的需求是巨大的。数据存储需要大量的服务器,其中使用了大量的 NVMe SSD。NVMe 支持热插拔,这使数据中心工作人员更容易排除硬盘驱动器错误。然而,这种热插拔场景给系统带来了 ESD 浪涌的极端威胁。今天的 SSD 通过 PICe 4.0 NVMe 连接器将数据直接传输到主芯片。目前,大部分主要芯片都采用先进的 10nm 工艺或以下工艺制造,而ESD浪涌引起的系统芯片损坏成为系统厂商头疼的问题。在传统的主板和台式机市场,铁杆玩家经常会自行更换 PCIe 接口设备,例如显卡或网络扩展卡。有时,ESD浪涌会通过PCIe插槽对内部芯片造成不可逆转的损坏。

对于这样的应用,Amazing Microelectronic 推荐使用带有 PCIe4.0 Tx.Rx 信号电缆的 5V 0201 解决方案AZ5B75-01B 。可忽略的寄生电容保证了 PCIe 4.0 的传输质量。另外,最近也出现了PRSNT管脚和PCIe_CLK管脚被退回维修的情况,AZ5B75-01B对于上面这两个信号也很完美。无与伦比的钳位电压为 PCIe 端口的静电放电提供了有效的整体保护,有助于提高高速传输应用的可靠性。

随着存储设备的发展,存储应用的需求逐渐从SATA 3.0演进到PCIe 4.0 (Gen4x4) U.2 SSD。作为提高存储速度和效率的最大优势,END 客户可以替换吞吐量为 7.88 GB/s 的 PCIe 4.0 Gen4x4,以改善 5G 市场的应用需求。服务器存储设备采用PCIe 4.0 (Gen4x4) U.2企业级SSD,为服务器提供更高的数据传输速度和更快的存储效率,减少搜索时间。

目前,服务器选择PCIe 4.0 (Gen4x4) U.2 SSD的价格也高很多。将服务器系统升级到 PCle 4.0 (Gen4x4) U.2 SSD 时,需要进行热插拔以更换存储设备。在这种情况下,PCIe 4.0 (Gen4x4) U.2 SSD 理所当然地会受到 ESD/EOS 的影响,这可能导致系统运行异常,甚至导致 SSD 损坏导致存储在服务器中的数据丢失。

SSD中使用的保护元件要求

SSD中使用的TVS二极管等保护元件必须满足以下所有三个要求:

TVS 二极管的封装尺寸应慎重考虑(建议安装尺寸小于 2.0 mm x 2.0 mm 的 TVS 二极管),以避免存储设备 PCB 上的保护元件放置问题。

在 PCle 4.0 (Gen4x4) U.2 SSD 的高速信号上配置 TVS 二极管时,需要注意的是,此类保护元件的寄生电容应尽可能低(ESD 保护元件 < 0.2pF 为推荐的)。否则,在进行数据传输时会降低传输速率。

最后也是最重要的一点是将保护元件在 ESD 事件期间提供的钳位电压限制在尽可能低的水平,以防止芯片内部出现任何损坏的可能性。

满足以上三个要求是必不可少的,没有这三个要求,SSD就无法得到彻底的保护。然而,设计满足所有三个要求的 TVS 二极管是一项艰巨的挑战。

AZ5B8S-01F系列采用DFN0603的封装结构。它可能是 ESD/EOS 保护的最佳选择,适合 PCB 上有限且不足的空间。

最重要的是AZ5B8S-01F具有极低的ESD钳位电压,可以有效防止ESD干扰的传输。它使连接到 SSD 的电子系统能够提高通过 IEC 61000-4-2 的标准 A(系统级测试的 ESD 标准)的机会。在使用 TLP(传输线脉冲)测量 AZ5B8S-01F 后观察到 TLP 提供的钳位电压(如图 1 所示)。

在IEC 61000-4-2标准中8kV接触测试(TLP电流相当于16A)的ESD冲击下,ESD钳位电压仅为5.5V,有效防止数据错误、系统崩溃,甚至损坏存储系统在 ESD 测试期间。


声明:该篇文章为本站原创,未经授权不予转载,侵权必究。
换一批
延伸阅读

为增进大家对二极管的了解,本文将对ESD二极管和TVS二极管之间的区别予以介绍。

关键字: ESD TVS 二极管 指数

静电是一种常见的自然现象,当物质表面因摩擦、分离或其他原因导致电荷分布不均时,就会产生静电。尽管静电看似微不足道,但在特定领域却可能带来严重的危害。它可能导致电子设备损坏、引发火灾与爆炸,甚至对人类健康造成潜在威胁。因此...

关键字: 静电 ESD

静电放电(ESD)是一种瞬态电流现象,通常由物体之间的摩擦或接触产生。在电子设备中,ESD可能导致电路故障或性能下降,因此需要采取适当的保护措施。本文将介绍ESD保护的策略和技巧,帮助您确保电子设备的可靠性和稳定性。

关键字: ESD 静电放电

在电路设计中,静电干扰是一种常见且影响较大的问题。静电干扰来源于电路系统中的静电成分,包括电源线、地线等,这些成分在一定条件下会引发静电放电(ESD)现象,从而对电路造成损害。本文将详细介绍电路设计中静电干扰的来源、影响...

关键字: 电路设计 静电干扰 ESD

静电放电(ESD)是一种自然现象,它产生的电磁场会影响电子设备的正常运行。在电子产品的设计和生产过程中,ESD保护电路的设计至关重要。本文将详细介绍ESD保护器件的选型及设计要求,包括电路结构、元器件选择、布局布线、测试...

关键字: 静电放电 ESD

静电放电(ESD)是一种自然现象,其产生的电磁场会影响电子设备的正常运行。因此,在电子产品的设计和生产过程中,ESD保护电路的设计至关重要。本文将详细介绍ESD保护设计的要求及考虑因素,包括电路结构、元器件选择、布局布线...

关键字: 静电放电 ESD

静电放电(ESD)是一种自然现象,其产生的电磁场会影响电子设备的正常运行。在电子产品的设计和生产过程中,ESD保护电路的设计至关重要,它能够有效地保护电路免受ESD和其他瞬态电压的损害。本文将详细介绍ESD保护电路的设计...

关键字: 静电放电 ESD

据业内信息,电子设计自动化 ESD 联盟在其最新的电子设计市场数据报告(EDMD)中表示,今年第一季度电子系统设计(ESD)行业营收增长了 12%,达到 39.511 亿美元,从 2022 年第一季度的 35.277 亿...

关键字: ESD IC 设计

小尺寸面板主要包括手机触摸屏、平板触摸屏、数码相机触摸屏。这些面板和主板之间最常见的数据连接接口是MIPI(移动工业处理器接口)。通过加入 TVS 保护方案,提高 ESD 和 EOS 耐受水平,可以大大降低电子产品在日常...

关键字: ESD EOS

ESD静电放电分为接触放电和空气放电,空气放电的等级相对较高。下图是ISO 10605-2008标准静电放电测试设置图。针对电子产品ESD问题,个人总结了以下几种防护方法,以便设计时参考。

关键字: EMC ESD 放电测试
关闭