1nm工艺正在一步步逼近，摩尔定律是否就此将“失效”了呢？

众所周知，芯片工艺每进阶1nm，投入就是几何级增长，3nm、5nm工厂的建设资金大约是200亿美元，1nm工艺的投资计划高达320亿美元，轻松超过2000亿元，成本要比前面的工艺高多了。

不仅如此，1nm工厂的耗电量也会是个麻烦，相比3nm工厂年耗电量70亿度的水平来说，1nm工厂不会少于80亿度，甚至接近100亿度。

这是什么概念?预计到了2028年，这个1nm工厂的耗电量就相当于全台2.3%的用电量了，台积电所有工厂将占到全台15%以上，影响极大，对供电的要求很高。

如果一天24小时运转，那么下代光刻机每天就要消耗4.8万度电，妥妥的超级电老虎。

美国一直以来在半导体制造领域就领先全球，而半导体产业的生产环节太多，任何一家企业都没有办法拥有完整的产业链。为了能够实现其半导体领域的领先地位，美国便凭借着自己芯片制造的技术倒逼其他芯片企业到美国建设工厂。

美国以520亿元的芯片补贴计划，吸引台积电和三星到美国建设工厂。而美国的要求也并不只是简单的将工厂迁移到美国，要求三星、台积电将自己的机密数据上交。

在美国刚提出这一要求的时候，台积电、三星对这一不平等的条件纷纷表示拒绝。但是在考虑到自己大量的芯片订单都在美国，并且美国一直在半导体领域保持霸主地位之后，三星、台积电便同意花重金到美国建厂，台积电更是将自己最先进的工艺迁到了美国。

台积电的一条传闻引爆行业，摩尔定律是否就此将“失效”了呢?

有报道称，目前正在推进3nm制程工艺量产的台积电，同时也在推进更先进的2nm及1nm制程工艺。其中，2nm制程工艺预计在2025年下半年量产，而1nm制程工艺已在谋划工厂的建设事宜。

台积电能否突破摩尔定律，提前实现2nm甚至1nm制程工艺的量产，值得期待!

在此之前，小编通过智慧芽Eureka研发情报库找到了台积电在美国最新申请的5件专利，其中或许就有减小线宽实现降低制程的“秘密”!

1nm工艺不仅仅是这个数字看上重要，它还有更深的含义——1nm级别的工艺有可能是硅基半导体的终结，再往下走就需要换材料了，比如纳米片、碳纳米管等等，2017年IBM领衔的科研团队就成功使用碳纳米管制造出了1nm晶体管。

苹果等方面证实了台积电提高芯片代工的费用，A16处理器台积电计划豪掷320亿美元(约合人民币2232亿元)建立全球首家1nm旗舰工厂，投入可以说是巨大的，这家1nm工厂预计将在2027年投产，2028年实现量产。除了建厂成本巨大之外，近日又有媒体爆料称1nm工厂的耗电量将会大幅上涨，目前3nm工厂的年耗电量大概在70亿度左右，而1nm工厂的年耗电量由于1nm光刻机总功耗将达到2MW，也就是200万瓦的水平，因此该工厂年耗电量将会从80亿度电起步，甚至轻松突破100亿度电，单日运行耗电量将达到4.8万度电，硬成本将大幅上涨，这将最终传递到消费端，相关产品的售价将会大幅提升，比如未来iPhone手机的A系列处理器，Macbook内的M系列处理器，涨价在所难免。台积电(TSMC)的1nm芯片制程技术正逐渐成形。在今年夏天公布其与美国麻省理工学院(MIT)和国立台湾大学(NTU)合作的结果后，台积电据传正计划在桃园打造1nm晶圆厂。据悉，新的1nm芯片生产设施将落脚桃园龙潭科学园区，台积电至今已在该科学园区经营两座半导体封测厂。

1nm工艺不仅仅是这个数字看上重要，它还有更深的含义：1nm级别的工艺有可能是硅基半导体的终结，再往下走就需要换材料了，比如纳米片、碳纳米管等等。此前，在2019年的Hotchips会议上，台积电研发负责人、技术研究副总经理黄汉森(Philip Wong)在演讲中就谈到过半导体工艺极限的问题，他认为预计2050年，晶体管将来到氢原子尺度即0.1nm，或许未来晶圆的工艺单位将不再使用纳米来进行标注，芯片行业将会进入一个全新的时代，不过成本降低才有可能商业化普及，过高的售价对于大多数用户来讲是没有意义的。

除了该公司的3nm芯片将于今年第四季度进入量产，台积电3nm制程节点的升级版—N3E也宣称将在2023年下半年开始实现商用化生产。接下来，到2025年时在其位于新竹的宝山厂量产2nm芯片也备受期待。而相较于其3nm芯片，预计台积电的2nm芯片处理速度可望提高10%至15%，同时功耗也可望降低25%至30%。

据悉，台积电超越3nm制程节点的先进制造技术目前正处于“探路”(pathfinding)阶段。然而，台积电在1nm技术取得突破这一事实则是一大关键进展。

按照台积电(TSMC)的计划，在2022年至2025年期间，将陆续推出N3、N3E、N3P、N3X等工艺，后续还会有优化后的N3S工艺，加上可以使用FINFLEX技术，可涵盖智能手机、物联网、车用芯片、HPC等不同平台的使用需求。台积电在3nm制程节点仍使用FinFET晶体管，不过到了2nm制程节点，即2025年量产的N2工艺将启用全新的Gate-all-around FETs(GAAFET)晶体管。

据相关媒体的报道，台积电已做出了战略决策，开始为1nm级别的芯片生产铺路，决定选址中国台湾桃园附近的龙潭科技园区，兴建新的晶圆厂。该地点距离台积电总部所在的新竹科技园区不远，将为当地创造数千个高薪工作岗位。

在MIT、台湾大学和台积电共同发表的研究论文中描述了由金属诱导导电间隙而引发的制造挑战，以及单层技术如何受到这些金属诱导间隙的影响。此外，文中并建议采用后过渡金属铋和半导体单层过渡金属二硫化物以缩减间隙的尺寸，从而生产出比以往更小尺寸的2D晶体管。

台积电研发负责人、技术研究副总经理黄汉森(Philip Wong)在演讲中就谈到过半导体工艺极限的问题，他认为到了2050年，晶体管来到氢原子尺度，即0.1nm。

关于未来的技术路线，黄汉森认为像碳纳米管(1.2nm尺度)、二维层状材料等可以将晶体管变得更快、更迷你;同时，相变内存(PRAM)、旋转力矩转移随机存取内存(STT-RAM)等会直接和处理器封装在一起，缩小体积，加快数据传递速度;此外还有3D堆叠封装技术。

目前先进半导体工艺的生产设备相当昂贵，估计这间晶圆厂的投资金额大概在320亿美元。相比之下，台积电现有采用3nm和5nm工艺生产的晶圆厂，投资金额约为200亿美元，新晶圆厂有着不小的增幅。