非放电型RCD缓冲电路如何设计？看大佬怎么做的！

以下内容中，小编将对非放电型RCD缓冲电路的设计的相关内容进行着重介绍和阐述，希望本文能帮您增进对缓冲电路设计的了解，和小编一起来看看吧。

一、缓冲电路

缓冲电路（Snubber Circuit）又称吸收电路，它是电力电子器件的一种重要的保护电路，不仅用于半控型器件的保护，而且在全控型器件（如GTR、GTO、功率MOSFET和IGBT等）的应用技术中，起着更重要的作用。

缓冲电路的功能有抑制和吸收两个方面，因此下图（a）是这种电路的基本结构，串联的LS用于抑制di/dt的过量，并联的CS用于吸收器件上的过电压，即器件在关断时CS通过快速二极管DS充电，吸收器件上出现的过电压能量，由于电容电压不会跃变，限制了重加dv/dt。当器件开通时CS上的能量经RS泄放。对于工作频率较高、容量较小的装置，为了减小损耗，下图（a）中的RLCD电路，可以简化为下图（b）的形式。装置由RCD网络构成的缓冲电路普遍用于GTR、GTO、功率MOSFET及IGBT等电力电子器件的保护。

二、非放电型RCD缓冲电路的设计

与放电型RCD缓冲电路不同，非放电型RCD缓冲电路的RSNB消耗的功率仅为浪涌能量，因此RSNB的容许损耗可以较小。这可以扩大RSNB的选择范围，使得能够增加CSNB的电容量，因而可以提高钳位的效果。

CSNB由“C缓冲电路的设计”中的公式(2)决定，RSNB由“RC缓冲电路的设计”中的公式(3)决定。但是，RSNB的功耗由下面给出的公式(6)决定。由于“RC缓冲电路的设计”的公式(4)中不存在包含CSNB和fSW的二项式，所以基本上不会有因CSNB和fSW导致的功耗增加情况。因此，可以将CSNB的电容值设置得大一些，从而可以实现钳位效果更好的缓冲电路；另外，还支持提高fSW的频率。

图1是非放电型RCD缓冲电路工作后的放电路径。上桥臂的浪涌电流流向PGND，下桥臂的放电电流经由RSNB流向HVdc，因此受布线电感的影响较小。另一方面，由于电流变化很大，因此在MOSFET漏极和源极之间的布线电感LSNB需要尽可能小。

图1. 非放电型RCD缓冲电路的放电

图2是通过评估板P02SCT3040KR-EVK-001验证使用了SiC MOSFETSCT3080KR的非放电型RCD缓冲电路效果的波形。(a)是测试电路，(b)是有和没有缓冲电路时的测试波形。该波形是RG_EXT＝3.3Ω、HVdc＝800V、漏极电流ID约为70A时的关断波形。

当不连接缓冲电路时，关断时会产生1210V的浪涌；当增加了缓冲电路后，浪涌变为1069V，降低了约12%。另外，缓冲电路还消除了伴随浪涌产生的电压振铃，因此可以大大降低EMI。

图2. 关断浪涌测量(有/无缓冲电路)

图3是在降压型转换器（Buck Converter）中的转换效率比较图。这是输入电压＝400V、输出电压＝200V、RG_EXT＝6.8Ω、开关频率fSW＝100kHz时的效率。

图3. Buck 电路的效率

当使负载功率从1kW变化至4.8kW时，在约4kW以下，没有缓冲电路时的效率比有缓冲电路时最大高0.4%；在4kW以上，有缓冲电路时的效率比没有缓冲电路时高0.15%。这是因为，随着负载功率的增大，浪涌引起的功率损耗（谐振电流引起的电容器等的等效串联电阻的损耗）也会增加，利用缓冲电路来抑制浪涌，最终会使开关损耗降低。

最后，小编诚心感谢大家的阅读。你们的每一次阅读，对小编来说都是莫大的鼓励和鼓舞。最后的最后，祝大家有个精彩的一天。