如何分析ADC中采样开关引起的误差的缘由？

在这篇文章中，小编将对ADC中采样开关引起的误差的两种因素进行详细分析，和小编一起来阅读以下内容吧。

一、ADC采样

ADC在采用的时候，模拟信号在时域上是连续的，因此可以将它转换为时间上连续的一系列数字信号。这样就要求定义一个参数来表示新的数字信号采样自模拟信号速率。这个速率称为转换器的采样率(sampling rate)或采样频率(sampling frequency)。

可以采集连续变化、带宽受限的信号(即每隔一时间测量并存储一个信号值)，然后可以通过插值将转换后的离散信号还原为原始信号。这一过程的精确度受量化误差的限制。然而，仅当采样率比信号频率的两倍还高的情况下才可能达到对原始信号的忠实还原，这一规律在采样定理有所体现。

由于实际使用的模拟数字转换器不能进行完全实时的转换，所以对输入信号进行一次转换的过程中必须通过一些外加方法使之保持恒定。常用的有采样-保持电路，在大多数的情况里，通过使用一个电容器可以存储输入的模拟电压，并通过开关或门电路来闭合、断开这个电容和输入信号的连接。许多模拟数字转换集成电路在内部就已经包含了这样的采样-保持子系统。

二、ADC中采样开关引起的误差的两种因素分析

在ADC中，采样开关引起的误差主要由两个因素导致，分别是电荷注入和导通电阻非线性。前者主要由MOS管导通时导电沟道电荷的产生和消失引起。当一个MOS管工作在三极管区时，沟道电荷的大小为：

当开关关断的时候，沟道电荷需要消失，电荷只能流入到MOS管本身的S端或D端，对两端的电压造成影响。因此流入采样电容上的电荷会产生一个offset，offset的大小取决于多个因素，如：工艺、晶体管尺寸、输入电压和开关时序等。最重要的是offset和输入相关，这会在采样时导致产生谐波。

导通电阻非线性主要由开关导通电阻与输入信号的相关性引起。下图为导通电阻的大小：

可以看到，无论哪种因素，当VS=VIN时，过驱动电压VGS都是输入电压的函数。

下图所示为栅压自举电路，该电路理论上可以摆脱VGS对输入信号的依赖，使VGS成为一个恒定值，提升导通电阻线性度，降低谐波。

图1 栅压自举电路

在CLK=0时，电容器CB被M1和M2预充电到V DD。M3和M4紧接地输出时钟CLK OUT，关闭M8和M10，而M5关闭M7。

当CLK=1时，M6打开M7， M7打开M8，M8和M9在CB的底板处分别得到VIN。这使得CB的上板变成V DD + VIN并由M7向CLK OUT提供这个值。实际上，这个值会被寄生电容C P衰减。该寄生电容主要是M2和M7的体寄生电容和版图的走线寄生构成。因此，在自举电路的有效性和电路可达到的最大采样速度之间存有一个折中关系。

M4 的作用是在CLK=1阶段降低了对M3施加的VDS和VGS，确保不会有超压风险。M4和M3一般需要足够大，使之不会在采样时钟的下降沿引入过多的抖动噪声。而M10确保整个采样阶段M7的持续导通。

注意：图1中的M9并不是必须的。它是一个虚拟开关，以平衡在CLKOUT看到的负载，并确保对称性（和后级电路相关）。

以上便是小编此次带来的全部内容，十分感谢大家的耐心阅读，想要了解更多相关内容，或者更多精彩内容，请一定关注我们网站哦。