利用UHF和微波频率下的DDS属性

[导读]直接数字合成(DDS)技术正在迅速发展，但UHF和微波输出频率的直接合成尚不实用或经济上不可行。

直接数字合成(DDS)技术正在迅速发展，但UHF和微波输出频率的直接合成尚不实用或经济上不可行。当前最先进的商用DDS IC(例如300 MHz AD9852单通道和AD9854正交完整DDS芯片)可为较低VHF频谱(约120 MHz)提供可用输出。 DDS和输出DAC的采样速度限制是主要瓶颈;基波DDS输出信号不得大于采样频率的一半。ADI公司的下一代高速DDS IC将以900 MHz采样速率和360 MHz可用基波输出挑战这些限制。

为了利用UHF和微波频率下的DDS属性，DDS通常与锁相环(PLL)集成或在混频器中上变频。遗憾的是，使用 PLL 进行乘法会影响信号完整性、频率分辨率和敏捷性。此外，使用混频器将DSB(双边带)信号上变频为更高频率的单边带可能需要困难或不可能的输出滤波以及高质量的固定频率本振(LO)。用于克服这些缺点的方法通常会导致需要多个PLL或混频器/滤波器/振荡器级。

以下是使用上述AD9854正交完全DDS和新器件AD8346正交调制器(相位精度在1度以内，幅度平衡在1900 MHz时)将单级上变频至800至2500 MHz频率的改进且经济的方法。上变频抑制载波单边带信号在整个频率范围内显示>36 dB的典型LO和不需要边带频率抑制。此外，所有DDS信号质量都得以保留，同时将上变频的不需要的产物降至最低。36 dB抑制足以满足许多应用的需求，这种4000×的无用信号功率抑制将大大降低输出滤波器的复杂性，或者提高在要求更高的应用中进行有效滤波的可行性。

要在上限和下边带之间进行选择，只需在AD8346调制器输入引脚上反转或交换正交DDS信号，I表示Q，Q表示I。AD9854 DDS提供多种调制模式(AM、FM、PSK和FSK)。除了敏捷的单频信号外，它还提供数字和模拟通信功能，从而增强了该应用的实用性。

正交DDS信号的上变频只是AD8346正交调制器可以完成的一个例子。事实上，它可以对任何正交模拟基带信号(直流至70 MHz)进行上变频，并具有类似的边带抑制。

正交 SSB 上变频

AD8346正交调制器具有出色的SSB上变频性能，允许基带信号直接调制800 MHz至2.5 GHz的本振(LO)频率，冗余边带和LO频率抑制典型值为36 dB。上变频信号可以是跳频、扩频或静止的;未调制或宽带调制，在允许的输入带宽内。对于DDS合成的上变频正交信号，图1中的框图显示了AD9854输出信号如何施加到AD8346差分“基带调制”输入端，以便在LO频率附近实现SSB上变频。

图1.正交 DDS SSB 上变频

在正交上变频中，两个混频器由正弦和余弦LO驱动，它们在内部来自用户提供的单端高质量振荡器。混频器馈送正弦和余弦基带信号(滤波后的DDS输出信号)，以围绕固定LO对称上变频。两个混频器输出在内部相加，以添加同相分量并抑制混频器输出的正交分量。最终结果(无需额外滤波)是抑制载波、单边带、–10dBm和50欧姆阻抗的电压输出，频率是LO和基带信号之和或差值，加上LO和相反边带的抑制残余。

正交调制需要精确的相位关系，并不是一个新概念。五十年前，正交调制的最初用途之一是产生单边带无线电电话信号;它被称为“相位法”。然而，“滤波器方法”成为首选，因为使用模拟方法不容易在可观带宽上保持正交相位关系。这两种方法都主要在低中频频率下使用，目的是去除冗余边带并消除“载波”。

AD9854 DDS使用300 MHz时钟源产生直流至>120 MHz的数字精密正交输出信号(典型精度为十分之二度)。在图1所示的示例中，如果适当分频，时钟可以从高质量LO得出。AD8346的正交相位误差在其800至2500 MHz输出范围内典型值为1度。这些器件包括一个“芯片组”，可以在从扩频到电视的许多宽带数字和模拟通信方案中很好地发挥作用。

Doug Smith 在 1998 年 3 月/4 月发行的 QEX：通信实验者论坛杂志上撰写的一篇文章“信号、样本和东西：DSP 教程(第 1 部分)”中提供了更完整的解释，包括模拟和数字正交调制以及 SSB 上变频的基本数学分析。欲了解更多信息，请联系美国无线电中继联盟，地址：225 Main Street， Newington， CT 06111， http://www.arrl.org/qex。

为了更好地理解正交上变频的优点，比较两种生成基于UHF和微波DDS的信号的常用方法可能会有所启发：DDS/PLL倍频和单级混频器上变频。

锁相环/滴失控器乘法

将DDS信号乘以UHF和微波频率很容易且经济，但代价是：DDS提供的优势几乎在每个理想属性中都会降低，包括相位噪声规格、新频率采集时间、频率分辨率和无杂散动态范围(SFDR)。确实存在可降低信号衰减的PLL/DDS/混频器/滤波器组合，但这种多级实现的复杂性和成本可能无法容忍。图2显示了典型的DDS/PLL实现方案。

图2.使用 LMX1501A PLL 评估板和 AD9851 DDS 的 DDS 和 PLL 集成示例

PLL输出相位噪声是一种明显且易于观察到的现象;其放大倍率会降低性能，与PLL的倍增因子成比例(以dB表示，20 log F表示)外/F在).例如，如果将10 MHz处的DDS信号频率乘以100，从PLL产生1 GHz的输出，则PLL环路带宽内的输出相位噪声将比原始输入信号大约40 dB。此外，PLL环路带宽内的杂散信号或“杂散”将增加相同的量。这可能导致不可接受的杂散电平比DDS输入信号高40dB。

什么是相位平衡

相位平衡是指振荡器输出的两个正交信号的相位差应保持稳定的状态，以保证输出信号的精度和稳定性。相位平衡差如果过大，将导致信号的失真和误差增大，影响系统整体性能。

如何检测相位平衡

为了判断振荡器的相位平衡状态，通常需要检测振荡器的两个输出信号的振荡频率，并使用相位计算器比较它们的相位差。如果相位差很小，则可以认为振荡器具有良好的相位平衡性能。

影响相位平衡的因素

1. 振荡器的制造工艺和制造质量;

2. 振荡器的工作环境和温度等外部因素;

3. 信号处理电路和电源的质量和稳定性;

4. 电路设计的合理性和可靠性等。

相位平衡对系统性能的影响

相位平衡是保证系统性能稳定的重要指标之一。相位不平衡将导致输出信号的失真和误差增大，降低系统精度和稳定性。因此，在系统设计和制造过程中，必须保证振荡器具有良好的相位平衡性能，以确保系统整体性能可靠和精度高。

结论