AI 与 EDA 开启共生共荣，芯和半导体以“物理AI”重构系统级设计

随着后摩尔时代的到来，通过先进封装和Chiplet技术延续摩尔定律已成为行业共识。但这也带来了一个棘手的副作用：设计维度从二维平面拓展至三维空间，信号完整性与电源完整性的挑战呈指数级激增。传统的人工迭代模式面对这种海量数据已显得力不从心。 在这场向高维设计突围的战役中，芯和半导体（Xpeedic）展现出了独特的"AI直觉"。 依托其在Chiplet先进封装领域的龙头地位，芯和半导体并没有停留在传统算力的堆砌上，而是利用AI技术重构了系统级分析的底层逻辑，让复杂的异构集成设计变得可预测、可优化。

在近日召开的ICCAD 2025上，芯和半导体正式发布AI战略视频， 强调"为 AI 而生"战略，全方位呈现 EDA FOR AI 与 AI+EDA 的双向融合成果。同时在此期间，芯和半导体还与联想集团正式签署 EDA Agent 战略合作协议，聚焦EDA设计全流程智能化升级，加速 AI 驱动的智能终端及系统设计落地。

在此次展会期间，我们也有幸采访到了芯和半导体创始人、总裁代文亮博士，代博就AI与EDA的话题进行了精彩的分享。

以“物理AI”重构系统级设计，从仿真验证迈向AI for Science

AI在EDA中的应用正如当年的“互联网+”一样，本质上是高度场景化的，不同的应用场景决定了AI不同的落地方式。在代文亮看来，芯和半导体最擅长的电磁场仿真——即求解麦克斯韦方程和泊松方程——正是AI最理想的落地土壤。仿真过程本质上是一个从几何结构（如GDS、PCB、Chiplet版图）输入，通过网格划分、边界设定和矩阵求解，最终得出物理结果的闭环。

代文亮强调，这一过程与大语言模型可能产生“幻觉”的特性截然不同，物理仿真拥有清晰的边界条件，通过传统算法生成的数据是经过清洗、去噪的“干净数据”，基于这些高质量数据训练出的AI模型具备极高的可靠性，这是一种真正的“Physical AI”（物理AI），但并不等同于具身智能（Phy-AI）。一旦模型训练完成，面对新的结构输入，AI可以瞬间输出结果，这彻底改变了传统计算的效率逻辑。

在具体的应用场景中，代文亮以Chiplet设计为例进行了详细说明。在处理Back-to-face、Back-to-back或Face-to-face等不同堆叠方式的热分析时，传统的架构探索依赖全物理仿真，耗时漫长。而采用AI方法后，仿真时间被压缩至数秒，更为关键的是，在剥离CPU大量算力的情况下，AI预测的误差率仅在5%以内。

代文亮认为，这种“Physical AI”不仅解决了效率问题，更解决了后摩尔时代系统技术协同优化（STCO）面临的算力瓶颈。面对超大规模的异构集成甚至机柜级系统，传统全矩阵求解往往因算力不足而难以推进，且部分内部物理效应面临“测不到、防不了”的困境，此时AI便成为了一种水到渠成的预测手段。

为了进一步阐释AI的应用层级，代文亮巧妙地引用了科学发展的三个阶段：从爱迪生通过大量实验筛选钨丝的“试错”阶段，到门捷列夫利用元素周期表进行“预测”的阶段，最终到达牛顿总结定律的最高境界。他表示，芯和的目标正是迈向第三阶段，即“AI for Science”，利用AI从兆瓦级功耗、水冷散热等复杂系统中，探索出电、热、力多物理场耦合的深层规律。

针对“为AI而生”的企业战略，代文亮详细披露了芯和半导体在三个维度的具体布局。首先是参数化建模领域，针对大算力芯片的Interposer（中介层）、HBM等复杂部件，芯和改变了“上来就画图”的传统模式，转而利用“小参数、大模型”的方式建立TSV、DTC等各种参数化模板，为AI应用打下基础。其次是仿真智能体（Simulation Agent），即在已知物理结构和材料属性的前提下，跳过繁琐的物理求解，利用AI直接预测并输出仿真结果。最后是交互式Copilot与数据智能体，结合大语言模型技术，芯和已实现通过Python代码或语音与EDA工具进行交互，并发布了与联想合作的AIPC产品。代文亮特别指出，数据将是未来最宝贵的资产，未来的商业模式可能从销售License转变为销售模型（Model），他构想通过多模态大模型拉通各个Agent，形成全流程的智能辅助。

STCO时代的系统级挑战、物理AI底座与Chiplet终局

当前我们正处于芯片设计的产业换挡，从DTCO走向STCO的必然跨越。过去行业遵循的是DTCO（设计技术协同优化），其核心在于摩尔定律，依赖晶体管特征尺寸每18个月缩小一倍（从7nm演进至2nm）来驱动性能。然而，随着光刻面积限制和单一工艺无法兼顾存储、逻辑与IO的最优解，SoC单芯片模式已难以维系大算力的增长需求。

在此背景下，STCO（系统技术协同优化）成为必选项。STCO不再单纯依赖晶体管微缩，而是通过2.5D/3D IC堆叠、异构集成等架构创新，将交换机、高带宽内存（HBM）等不同工艺模块封装在一起。代文亮强调，英伟达NV Link 72和华为384超节点的出现，正是STCO理念的体现——通过缩短互连距离、降低插损并提升带宽，从系统层面实现了超越摩尔定律的性能飞跃。

STCO虽然解决了架构瓶颈，却带来了前所未有的物理场挑战。代文亮用一个生动的“恐怖故事”形容了算力中心面临的危机：不同于CPU的分时计算模式，智算中心的GPU集群在工作时会出现“所有芯片同时翻转”的现象。这种类似“士兵在桥上走正步”的同频共振，极易导致电源完整性（PI）的系统性崩溃。

此外，信号与散热的极限也在不断被突破。当高速数字信号速率飙升至448Gbps时，其特性已完全超越传统射频毫米波频段，耦合效应剧增。同时，单芯片功耗迈向千瓦级、机柜功耗迈向兆瓦级，使得散热技术被迫从风冷演进至微流道水冷。代文亮指出，这种从微纳尺度的Chiplet内部，到毫米级的中介层，再到米级的整机机柜，构成了巨大的跨尺度仿真（Cross-scale Simulation）压力。传统的“芯片做完交给下家”的串行模式已失效，许多物理效应在系统层面变得“测不到、防不了”。

面对上述挑战，代文亮分享了芯和半导体的核心解法。公司荣获2024年国家科技进步一等奖的技术积累，正是解决这一跨尺度、多物理场（电、热、应力）难题的关键。该技术基于对麦克斯韦方程的精准求解，不仅实现了芯片、封装、PCB的拉通分析，更为AI的应用奠定了坚实基础。

代文亮特别强调，AI在EDA中的落地离不开高质量数据。得益于国奖项目积累的深厚经验与顶尖人才储备，芯和半导体能够产出经过蒸馏的、不含“幻觉”的干净物理数据。这些数据构成了“物理AI”的训练底座，使得利用AI进行系统级预测成为可能，从而在传统算力不足以支撑全矩阵求解的情况下，依然能实现高效、可靠的设计收敛。

随着产业发展，Chiplet将走向终极形态：一个集成了传感、存储、计算、传输（包括MEMS、RF、供电模块）的超大集成体，其中“存内计算”（PIM）将是关键路径。代文亮博士引用行业共识判断，随着制程步入2nm及以下时代，封装的重要性将正式超越晶圆制造。在这个全新的生态中，从Foundry、Fabless到整机厂商，必须建立全链路的协同机制，因为在STCO时代，生态协同将决定一切。

结语：拒绝“Me too”，坚持长期主义的“双向奔赴”

面对风起云涌的产业环境与资本并购潮，代文亮博士也给出了冷静而深刻的思考。他结合自己曾在Cadence的并购经历指出，一家初创公司若想在巨头林立的市场中突围或获得并购机会，绝不能做“Me too”的产品。仅仅依靠国产替代的逻辑，或者在功能上比竞品“强一点点”，在商业上往往是死路一条。真正的生存之道在于做到全球顶级，并具备不可替代的差异化优势。

这种差异化往往源于对行业趋势的超前预判与长期坚守。代文亮回顾了芯和半导体在Chiplet领域的十年征途：早在2014年摩尔定律依然强劲之时，芯和便应一家交换机客户的需求开始了堆叠技术的探索，而当时国际EDA三巨头对此尚无兴趣。整整十年后，Chiplet才成为全行业的刚需。这一案例深刻证明，初创企业必须具备穿越3至5年乃至10年周期的战略定力，专注于解决客户真正的痛点与难点，而非盲目跟风。

展望未来，代文亮强调，EDA行业的变革必须依赖AI，而这注定是一场“双向奔赴”：一方面是EDA工具通过AI实现自我进化，另一方面是AI大算力芯片与整机公司在STCO高地上的迫切需求。芯和半导体将继续在这条难而正确的道路上，以AI驱动，追求STCO的技术高度，助力半导体产业突破物理极限，抵达算力新巅峰。