系统级封装(SiP)的发展前景(下)

——市场驱动因素，要求达到的指标，需要克腰的困难

(续)

制造过程

模组形式的SiP的基本制造流程如图4所示，其中虚线框部分是表示专用设备开发与工艺研究工作需要重视的领域。在这些领域SiP技术的发展需求正在将设备的生产能力以及与其相关联的工艺能力推向极限。

当前的许多模组主要应用SMT来进行0201元件的焊接——采用的焊接材料、零部件，以及工艺专用设备都是最先进的，接近各自的极限能力。所使用的无铅焊料膏还需要继续进行改进，以便能够与回流温度更相适应，也便于进行清洗。这个要求十分重要，因为应用SiP技术时，芯片焊接与引线键合工序都是在SMT安装以后进行的。因此对于焊接处的清洗的要求是十分严格的，并且它直接影响附着力的好坏和键合的可靠性。

无论是对于陶瓷基板还是对于有机多层板基板，零部件的顶部包封(over-molding)仍然存在许许多多的困难。其中的一个重要环节是模塑化合物材料的性能，要求它具有非常低的吸湿性、能够在复杂的SiP表面保持良好的流动性，并且对于SiP内所安置的各种各样的材料都具有良好的附着性。设计模塑所使用的模铸模具时，如何能够使这些模塑材料在各种各样形状的零件上顺畅地流动，也是非常重要的事情，而这些零件的材料又是千差万别的。即使在完成零部件的顶部包封以后，如何消除残余应力也是一个重要的问题，否则在这些残余应力的作
用下在现场实际使用过程中就容易产生失效。

为了提高生产效率，也为了节约材料，大多数SiP的组装工作都是以阵列组合(matrix format)的方式进行，在完成模塑与测试工序以后，然后再进行划分分割成为单个的器件。划分分割可以采用锯开或者冲压工艺。锯开工艺灵活性比较强，也不需要多少专用工具，冲压工艺则生产效率比较高，成本较低，但是需要使用专门的工具。需要研究开发新的分割工艺(singulation)，使之能够高速，精确地处理各种不同类型材料制成的阵列组合器件，也便于更进一步降低成本。

对基板与零部件的要求

为了进一步提高集成度，进一步改进系统的性能，需要首先改进基板材料和基板加工技术。目前芯片上的互连密度继续以每两年提高30％的速度在提高，而基板上互连密度的提高速度则低得多。因此两者之间的差距越来越大。需要开发小于25微米线宽与间距的互连线的制造加工技术以及与之相联系的材料，以缩小上述差距。这是非常重要的举措。这些制造加工技术与材料的成本也不能过高。

由于大多数SiP的应用都以无铅电子产品为目标，因此SiP产品必须能够适应无铅材料较高回流温度的要求。这就要求所采用的材料与加工的零件能够承受多次260℃回流温度的加工。许多有机HDI多层板基板应用具有比较低的Ts(玻璃软化温度)的材料，这些材料在如此高的回流温度下容易产生扭曲变形，性能也可能降低。因此需要开发新的材料以提高低成本HDI基板材料的加工温度极限。

不论是模组类型的SiP，还是层叠芯片类型的SiP，或者是引线框架类型的SiP，大多数情况下都在装配过程中采用顶部包封技术。一般情况下零部件产业部门并没有针对这方面的应用对零件进行质量鉴定，而这方面的应用又的确有一些特殊的要求需要特别留意。因此产业界需要为这方面的应用开发标准的鉴定程序，以及相对应的加速测试方法等。并且需要确定这方面的应用所呈现的特殊失效模式与机理。针对不同的零件类型进行特性测试，制定合适的技术规范条件。

对3D封装的要求

为了尽可能降低整个封装的外形尺寸，在封装内安置尽可能多的芯片，芯片层叠类型的SiP正在千方百计地努力改进在更薄的芯片上键合引线的工艺技术，以减轻引线跨越(overhans)所引起的不良影响。采用引线键合工艺技术的SiP在芯片上和芯片下面的空间所产生的引线跨越是不可避免的。解决引线跨越问题需要认真减薄芯片的厚度，仔细注意键合力的大小。对于材料性质比较脆弱，机械强度比较低的GaAs器件，更需要特别注意防止引线跨越所产生的不良影响。

随着芯片厚度的减薄和高深宽比腐蚀技术的改进，现在有可能在芯片上制造穿孔，以便将引出线焊接块安置在IC芯片的背面。这就为垂直层叠芯片之间实现引线的3D互连创造了条件。这样芯片之间的空间已经不再需要，因此可以降低器件外形的总厚度。微小的穿孔和相应的微小的焊接块都需要高度精确的对准技术，也需要掌握能够对厚度达到10微米甚至更薄的芯片进行背面加工，以及处理这样薄芯片的其它工艺技术。

使用焊料球来实现芯片与芯片之间的直接互连，在芯片之间不可避免地存在一个缝隙，其高度决定于焊料球的直径。多次反复的回流工序可能会对焊料下的金属冶金层UBM(under Bump-Metallurgy)产生不良影响。Cu-Sn和Cu之间的固液互扩散技术以及铜与铜的直接键合技术有可能为大幅度减小垂直层叠芯片之间的缝隙，以及使之能够承受多次回流工序的影响创造了条件。

固液相互扩散的结果生成Cu3Sn与Cu6Sn，金属间化合物层。此金属间化合物层的熔点温度比加工处理温度(Sn的熔点温度)要高。因此有可能连续地进行许多次芯片的层叠时，经过随后的高温存储Cu6Sn5转变为Cu3Sn，仅仅留存下含Cu比较多的Cu3Sn，应该仔细控制Sn层的厚度。薄Cu层(在几毫米附近)要求具有1微米的表面平整度。

应用等离子体激活工艺可以使Cu与Cu直接键合温度从450℃降低至200℃。这样也为多芯片层叠时进行多次键合创造了条件。这时也要求具有极好的表面平整度，精度在1微米左右。

3D封装的优点在于可以提高互连线的密度，降低器件外形的总体高度。由于有可能将不同类型的IC芯片层叠在一起，而又具有较高的互连线密度，因此3D封装技术具有很好的应用前景。但是，加工的成品率和测试的方案将决定它是否能够成功地实现。此外除了上述困难以外，它还需要与成本低廉的普通的SiP竞争，才能够胜利地抢占市场。

产业基础结构问题

系统级封装技术融合了电子制造服务产业(EMS)的表面安装技术、半导体封装服务产业(SAS)的半导体装配技术与测试技术。这种融合强迫表面安装技术工序和裸芯片的装配技术工序必须在同一个工厂内进行，这一改变遇到了一些困难，要求必须解决一些基本的产业结构问题。这两部分产业(EMS与SAS)的商业运行模式并不相同，对这两种产业的要求也不相同；各自遵循的技术规范、使用的设备、所需要具有的操作技巧也不相同。

为了达到合理的利润率，SAS公司确定毛利率指标为20％左右；而EMS公司的毛利率一般在10％左右。这种商务运行模式的不同，是由于两种工厂需要摊销的管理费用，间接成本存在差异，例如，一家需要洁净厂房，一家只需要标准厂房环境。所承担的研究开发费用、劳动力费用、设备费用也不尽相同。因此如果要发展SiP技术产业，电子制造公司就必须建立一种新的运行模式，这种模式应该融合了SAS与EMS两种模式的结构。这种模式还必须能够保证达到每年降低15％产品制造成本的产业目标，这样才能够具有起码的竞争能力。

此外，EMS与SAS运行时所遵循的质量规范与可靠性标准并不相同。EMS厂商采用IPC电路板组装的技术规范，而SAS厂商则遵循JEDEC零部件技术规范。这样一来，同样的SiP，如果加工的场地不同，就可能产生重要的区别。关于这一点必须按照最终产品的市场要求来进行调整。

综合技术素质是另外一个重要问题。SiP所要求具备的融合了的综合技术素质，现有的公司一般是都不能完全具备的。因此需要聘请来自不同领域的专家，并将他们的专业知识融会贯通在一起。一般是以本公司的特有技术为基础，聘请其它领域的专家，互相结合起来，共同培训每一个职工，使之掌握所需要的技能。这个学习过程一般需要两年。产业界也应该考虑举办一些进行SiP培训的讲座，促进这一问题的解决。