当前位置:首页 > 半导体 > 半导体
[导读]几十年来,封装半导体集成电路的规范方式是单个单元从晶片中切割后再进行封装的工艺。然而,这种方法不被主要半导体制造商认可,主要是因为高制造成本以及今天的模块的射频成分在增加。

几十年来,封装半导体集成电路的规范方式是单个单元从晶片中切割后再进行封装的工艺。然而,这种方法不被主要半导体制造商认可,主要是因为高制造成本以及今天的模块的射频成分在增加。

因此,晶圆级封装(WLP)的出现带来了低成本封装开发的范式转变。WLP是一种在切割晶圆封装器件之前的晶圆级封装技术。使用标准工具和工艺,WLP作为晶圆制造过程的扩展。最终,制造的WLPdie将在芯片表面上有金属化垫,并在切割晶圆之前在每个垫上沉积焊锡点。

这反过来又使WLP与传统的PCB组装工艺兼容,并允许对晶圆本身进行器件测试。因此,这是一个相对较低的成本和效率的工艺,特别是当晶圆尺寸增加而芯片die在收缩时。

晶圆的尺寸在过去几十年中一直在增加,从直径4、6、8英寸增加到12英寸。这导致每个晶圆die的数量增加,从而降低了制造成本。

在电气性能方面,WLP优于其他封装技术,从某种意义上说,一旦WLP器件集成在密集的RF模块中,它就会导致EM寄生耦合显著减少,因为器件和PCB之间的互连相对较短,而不像在某些类型的CSP技术中使用线键合互连。

WLP芯片倒装(flip-chip)技术

倒装(flip-chip)芯片技术也被称为控制塌陷芯片连接(C4,controlledcollapsechipconnection),是IBM在20世纪60年代开发的芯片组装技术之一。

虽然基于导线键合的封装技术在硬件建成后为实验室调试提供了自由的电感能力方面更加灵活,而且还提供良好的热导特性,但使用倒装芯片封装技术使用焊锡凸起使基板和芯片之间的电气连接提供了相对尺寸减小、减少延迟以及在其输入和输出引脚方面实现更好地隔离。

图1说明了芯片die在基板上的基本结构,在芯片表面生长的Cu柱顶部有焊锡球。焊点通常由填充模化合物封装,为焊点提供机械支撑。

图1、倒装(flip-chip)芯片的基本结构示例

WLP芯片级封装

芯片级封装CSP(chipscalepackaging)是微电子和半导体工业中最常用的封装方法之一。

虽然有几种类型的CSP技术已经可供微芯片制造商使用,但新的类型继续出现,以满足对支持新功能和新的特定应用的产品的需求。这些包装要求可能因所需的可靠性水平、成本、附加功能和整体尺寸而不同。

顾名思义,CSP的封装尺寸与芯片die尺寸大致相同,这是其主要优点之一。通过采用WLP制造工艺,CSP正在不断发展,以实现最小可能的封装-die之间的尺寸比。

如图2所示,CSP在封装下的球栅阵列(BGA)风格允许有几个互连,同时简化PCB路由,提高PCB组装产量,降低制造成本。

图2、芯片级封装CSP(chipscalepackaging)的基本结构示例

其它的封装技术

还有几种其它的集成电路封装形式,允许无缝集成到应用定制的模块封装中。

四平封装(QFP,Quadflatpackage)是最早的表面贴装IC封装技术之一,其中封装的结构是由四个侧面组成的,具有扩展的互连引线,如图3(a)所示。

凸起的引线连接到封装框架上,在引线和芯片die金属之间形成一个金属-绝缘体-金属(MIM,metal-insulator-metal)型的电容,可以作为匹配元件。

该技术适用于毫米大小的IC,其中封装的外围引脚数量可以达到100多个引脚。这种类型的封装还存在几种衍生物,它们取决于所使用的材料,如陶瓷四扁封装(CQFP,ceramicquadflatpack)、薄四扁封装(TQFP,thinquadflatpack)、塑料四扁封装(PQFP,plasticquadflatpack)以及金属四扁封装(MQFP,metalquadflatpack)。

图3(b)所示的四平无引线(QFN,Quadflatnolead)是由平面铜引线框架和用作散热器的热传播垫的塑料封装形成的几种表面安装封装技术之一。键合线(Wirebonding)也可以用于互连,而且由于键合线不仅是导体,而且是电感,它们通常会影响在这项封装技术下器件的性能,除非它被视为整个设计的一部分。

虽然QFN是由四个侧面组成的互连,但双平面无引线(DFN)也已经出现,并组成互连平面引线的两侧。

图3、集成电路封装技术:(a)四平封装和(b)四平无引脚封装

然而,我们刚才讨论的所有封装技术都不适用于当代微电子SoP和SiP。

它们的使用在20世纪90年代超大规模集成电路革命期间蓬勃发展,随着更紧凑和更密集的晶圆级封装技术的出现而逐渐被淘汰。在过去几十年中,芯片和模块封装技术的发展主要是由引脚计数需求的增加所驱动的,并见证了功能、组件密度和集成水平的巨大提高。

图4显示了自1970年以来集成电路封装的演变,其中双内联封装(DIP,dualinlinepackages)开始在电子IC行业发挥作用,然后出现了更多引脚的IC,如QFP,甚至更高的引脚计数技术,如引脚网格阵列(PGA,pingridarray)以及倒装芯片球网格阵列(FCBGA,flip-chipballgridarray)等。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

Feb. 9, 2026 ---- 根据TrendForce集邦咨询最新数据显示,受惠于AI浪潮的推升,存储器与晶圆代工产值均将在2026年同步创下新高。存储器产业受供给吃紧与价格飙升影响,产值规模大幅扩张至 5,516...

关键字: 存储器 晶圆 AI

近日,VCSEL芯片及解决方案提供商瑞识科技(RAYSEES)宣布完成数亿元C轮融资。本轮融资由光子强链基金、合肥产投、深创投、西安财金、西高投弘毅基金、开源思创、农银基金等新老股东联合投资,融资资金将用于核心VCSEL...

关键字: 芯片 半导体 晶圆

Jan. 19, 2026 ---- 根据TrendForce集邦咨询最新DRAM产业调查,随着Micron(美光科技)计划以18亿美元收购PSMC(力积电)在铜锣的厂房(不含生产相关机器设备),双方将建立长期的DRAM...

关键字: DRAM 晶圆 ASIC

Jan. 13, 2026 ---- 根据TrendForce集邦咨询最新晶圆代工调查,近期八英寸晶圆供需格局出现变化:在TSMC、Samsung两大厂逐步减产的背景下,AI相关Power IC需求稳健成长,加上消费产品...

关键字: 晶圆 AI 电源管理

这项突破性技术使生命科学和医疗保健领域实现可扩展、高精度的生物传感器应用成为可能 比利时鲁汶2025年12月10日 /美通社/ -- Imec首次成功在300毫米晶...

关键字: 晶圆 制造工艺 光刻技术 EUV

作为应用材料公司自动化产品部市场营销与战略规划总监,David Hanny的团队经常有机会与客户进行深入交流。因此,应用材料公司对行业的需求有着深刻洞察,今天David Hanny想分享一些来自客户的反馈。当与客户沟通时...

关键字: 晶圆 芯片 半导体

随着工业和基础设施市场对可靠、长距离及高能效无线连接的需求日益增长,1GHz以下通信技术已成为可扩展工业物联网(IIoT)部署的关键使能技术。为满足这一需求,全球领先的智能边缘领域半导体产品和软件IP授权许可厂商Ceva...

关键字: SoC 工业物联网 晶圆

2025年11月19日,中国– 服务多重电子应用领域、全球排名前列的半导体公司意法半导体 (STMicroelectronics,简称ST) (纽约证券交易所代码:STM) 发布了新一代高性能微控制器(MCU)STM32...

关键字: 微控制器 存储器 晶圆

2025年11月13日,加利福尼亚州圣克拉拉——应用材料公司(纳斯达克:AMAT)今日公布了其截止于2025年10月26日的2025财年第四季度及全年财务报告。

关键字: 人工智能 半导体 晶圆

上海2025年10月23日 /美通社/ -- 今日,全球领先的集成电路成品制造和技术服务提供商长电科技(600584.SH)公布了2025年三季度报告。财报显示,长电科技今年...

关键字: 长电科技 晶圆 SIP 芯片封装
关闭