台积电完成28奈米环境规划持续稳坐龙头宝座

时间：2011-05-27 15:57:32

关键字：台积电 IP EDA PD

手机看文章

扫描二维码
随时随地手机看文章

[导读]台积电26日宣布，已顺利在开放创新平台(OIP)建构完成28奈米制程设计生态环境，此举表示台积电继40奈米制程提前1季进度量产下，内部28奈米制程演进速度也同步超前，预期2011年下半就可加入营运，台积电先进制程技术的

台积电26日宣布，已顺利在开放创新平台(OIP)建构完成28奈米制程设计生态环境，此举表示台积电继40奈米制程提前1季进度量产下，内部28奈米制程演进速度也同步超前，预期2011年下半就可加入营运，台积电先进制程技术的一再领先，甚至领先2个世代以上的情形，可望协助台积电稳坐全球晶圆代工龙头宝座。

产业界人士表示，在进入12吋晶圆世代下，当制程进度演进到65奈米以下后，多数EDA、IP及IC设计公司已没有多余研发资源，可以去押宝龙头厂以外的公司，这也造就台积电大者恒大效应，于2010年过后持续快速膨胀，不仅一口气甩开竞争对手，甚至一撇开就是2个世代以上。

台积电则表示，内部28奈米设计生态环境已准备就绪，并已开始提供包括设计法则检查(DRC)、布局与电路比较(LVS)及制程设计套件(PDK)基础辅助设计，此外在基础矽智财(IP)方面，则提供标准元件库、记忆体编译器，以及USB、PCI与DDR/LPDDR等标准介面IP。

台积电指出，公司将于美国加州圣地牙哥举行的年度设计自动化会议(DAC)中，发表包括设计参考流程12.0版及类比／混合讯号参考流程2.0版等多项最新客制化设计工具，以强化既有的开放创新平台设计生态环境!。

台积电表示，设计参考流程12.0版新增许多特色，包括可应用于透过矽基板及矽穿孔技术制造生产的2.5维与3维积体电路，利用IC堆叠成模组化的方式，提高28奈米以模型为基础模拟可制造性设计的速度。

台积电指出，此参考流程版本也将首次呈现台积电20奈米穿透式双重曝影设计解决方案，持续累积在创新开放平台架构下20奈米设计能力。至于类比／混合讯号参考流程2.0版本，台积电也将协助处理复杂度与日俱增的28奈米制程效能与设计挑战，并解决在高阶可制造性设计与设计规范限制间相容性及可靠性问题。

台积电这次一口气宣布28奈米制程相关EDA工具、=矽智财及设计环境都已成熟的消息，显示台积电内部研发团队早为客户设想到各种可能情形，并化繁为简在一个开发平台上，这样的功力放诸全球，除了英特尔(Intel)及三星电子(SamsungElectronics)耗费相同的研发资源才能做得到外，已经无人能出其右，更先进制程技术的领先及越多客户数的累积，往往就是晶圆代工厂能否在未来胜出的关键。

在台积电董事长张忠谋自承公司在28奈米世代，已有89个客户试产设计案(TapeOut)，是所有竞争对手客户案总合的10倍以上水准来看，这将确保到2012年下半以前，台积电都将有个稳定的生态环境。