薄化制程良率升级　2.5D矽中介层晶圆成本下探

2.5D矽中介层(Interposer)晶圆制造成本可望降低。半导体业界已研发出标准化的制程、设备及新型黏着剂，可确保矽中介层晶圆在薄化过程中不会发生厚度不一致或断裂现象，并能顺利从载具上剥离，有助提高整体生产良率，减少成本浪费。
2.5D矽中介层(Interposer)是一项全新的互连技术，可为不同应用提供诸多技术优势。现阶段，现场可编程闸阵列(FPGA)已为先进互补式金属氧化物半导体(CMOS)矽中介层发展的驱动力，但实际上，矽中介层早已用于发光二极体(LED)和微机电系统(MEMS)等众多应用领域。

多步骤晶圆制程助力矽中介层成本调降有谱

就2.5D矽中介层的优点而言，其中一项最吸引人的是晶粒分割(Die Partitioning)技术。有别于系统单晶片(SoC)将逻辑、记忆体或射频(RF)等不同的系统功能整合在单一元件的作法，矽中介层则采用模组化的方式，将不同的功能放在不同的晶粒上。由于铜制程的微凸块(Micro Bump)和重分布层(Redistribution Layer)的关系，晶片与晶片之间透过矽中介层的互连，其电性特征与晶片内互连的特征非常相似，此可大幅降低功耗和提高频宽。

不过，除了所有技术优势外，最重要的仍是成本因素。若要延伸矽中介层技术的使用性，关键前提是大幅降低成本。以下有几个可降低矽中介层成本的方法。

第一种方法是用多晶矽(Polycrystalline Silicon)或玻璃取代单晶矽晶圆(Crystal Silicon Wafer)，可降低基板的成本；另一种方法是藉由加大基板的尺寸来降低成本。18寸晶圆和矩形面板都是有可能降低成本的方法，然而，两种方法都会产生巨大的改变，且需要截然不同的制程产业体系。不过，其中一个可运用在现有晶圆制程体系最被看好的方法，是在晶圆级制程中产生更多制程步骤。

目前，一般的制程架构是先产出矽中介层晶片，然后将晶粒分别堆叠在中矽中介层上；在中介层上的晶片堆叠技术是晶片级整合的最后一个制程步骤。虽然这种已知良品晶片(Known Good Die)的制程极被看好，但也会产生很多制程问题。

首先，这样大尺寸且很薄的矽中介层晶粒，它的弓形度(Bow)及挠曲度(Warp)就是一个很大的问题，不仅在晶粒处理时有难度，且对准和热压接合(Thermo-compression Bonding)也会相当困难。此外，后续的晶粒接合过程亦非常缓慢，因此也会产生昂贵的成本。一种较为明智的作法是用晶粒-晶圆级(C2W)整合的方式进行晶粒堆叠，这可加速制程周期；另一方面也可在晶片堆叠(如产生均温板或散热片)后进行晶圆级制程。

基于尺寸大小和成本因素的考虑，矽中介层晶圆的厚度要非常薄。目前，一般的厚度是100微米(μm)，已可符合大小的考虑。然而，矽穿孔(TSV)制程是一种可降低成本的主要作法；制作一个10微米×50微米TSV的成本会比制作一个10微米×100微米TSV低很多。

晶圆薄化可透过将矽中介层晶圆临时接合到载具晶圆上，然后针对晶圆背面减薄则可完成。载具晶圆会有机械性支持的作用，避免晶圆发生断裂现象，且会补偿矽中介层晶圆内所需的应力。

减少晶圆的厚度是一种可降低矽中介层成本的方法，但在剥离制程(Debonding)后，厚度较薄的晶粒则在机械性稳定度、应力和矽中介层晶粒的弓形度/挠曲度的处理上都有可能出现新的挑战。其中，可以解决这些难题的方法是在薄薄的矽中介层晶圆，仍在载具晶圆上时即进行晶粒-晶圆级接合。随后，其他步骤则可进行晶圆级制程。

晶粒-晶圆级整合是一个促成凸块后置(Bump-last)整合架构的步骤。用胶合连接矽中介层的覆晶凸块(C4 Bump)非常脆弱，同时在热压接合制程中容易脱离。不过在接合制程后才产生覆晶凸块，则可完全避免凸块脱离的风险。凸块后置的形成亦会产生一个薄薄的黏着层，这可提升暂时接合制程的产量，同时也可减少黏着剂的用量和降低成本；再者，凸块后置Bump Last的形成也代表凸块的回焊(Reflow)温度不会让背面制程有所限制。