当前位置：首页 > 模拟 > 模拟

15nm工艺CMOS将如何发展？短讲座出现站着的听众

时间：2010-12-08 03:40:00

手机看文章

扫描二维码
随时随地手机看文章

[导读]在半导体制造技术相关国际会议“2010 IEEE International Electron Devices Meeting（IEDM 2010）”开幕前一天的2010年12月5日（日），举行了一场以“15nm CMOS Technology”为题的短讲座。在最尖端逻辑LSI方面，美国

在半导体制造技术相关国际会议“2010 IEEE International Electron Devices Meeting（IEDM 2010）”开幕前一天的2010年12月5日（日），举行了一场以“15nm CMOS Technology”为题的短讲座。在最尖端逻辑LSI方面，美国英特尔已开始量产32nm工艺的微处理器，最大硅代工厂商台湾台积电（TSMC）则开始采用28nm工艺进行少量量产。与32及28nm工艺相比，15nm工艺相当于领先其两代。所以以实现15nm工艺LSI的多个技术领域为对象的短讲座，在开幕之前就备受关注。仅登记人数就超过了400名，讲座正式开始后，会场座无虚席，甚至出现了站着的听众。其场面甚至超过了本次大会的主题演讲。

“在15nm工艺的技术节点方面，磁场耦合等的积层芯片间无线通信技术，以及LSI布线中形成的新型非易失性存储器技术的重要性将进一步提高”。在短讲座上登台演讲的瑞萨电子技术开发本部先行研究统管部高级专员林喜宏，以“BEOL Technology toward the 15nm Technology Node”为题公开了以上预测。

林喜宏表示，在15nm工艺的技术节点方面，CMOS工艺将实现业界标准化，半导体厂商之间的竞争也将向三维积层芯片技术及逻辑LSI布线中形成的新型非易失性存储器等方面转移。

关于三维积层芯片技术，虽然目前正在推进硅贯通电极（Through Silicon Via：TSV）的技术开发，但林喜宏表示，将TSV用于逻辑LSI时存在两大技术课题。一是在TSV中流通电流时，由于TSV产生的电磁噪声，存在“附近的MOS晶体管特性发生变化”（林喜宏）的可能性。另一课题是“随着温度变化，TSV的容量及电阻会改变”（林喜宏）。林喜宏表示，“像原来的LSI多层布线那样在绝缘膜中形成时没有问题，但像TSV一样在硅基板中形成布线时就会出现问题”。

避免出现该问题的有效对策之一便是“以磁场耦合为代表的无线积层芯片间通信”（林喜宏）。不过，林喜宏建议，“目前以电路技术人员为中心推进开发的趋势越来越明显。今后，通过利用LSI制造技术人员的知识，可大幅减小线圈的尺寸并削减耗电量。而且还会有很多相关创意”。

林喜宏表示，掌握15nm工艺关键的另一项技术是LSI布线中形成的新型非易失性存储器。比如，此前的混载DRAM，即使是内置于尖端逻辑LSI中的产品，也不用在低介电率（low-k）层间绝缘膜中形成电容器，而是将其嵌入到电容器专用氧化膜中。因此，混载DRAM存在需要特殊制造工艺的问题。

对此，在15nm工艺中，由于CMOS工艺将实现业界标准化，因此需要特殊制造工艺的混载存储器的应用范围会越来越小。按照这一观点来看，林喜宏认为，以可变电阻式存储器（ReRAM）为首的新一代非易失性存储器为了提高对标准CMOS工艺的移植性，可在low-k材料中形成的技术开发将变得更为重要。（记者：大石基之）