使用NMOS升级外设驱动的更好方式

[导读]我们的世界正在变得自动化。我们看到了在日常生活中实现更多自动化的强大举措，从更智能的家居（空调、照明和白色家电）到更轻松、更好的汽车旅行。

1.前言

我们的世界正在变得自动化。我们看到了在日常生活中实现更多自动化的强大举措，从更智能的家居（空调、照明和白色家电）到更轻松、更好的汽车旅行。这需要大量的处理器和逻辑器件！但是逻辑是如何控制所有这些电机、LED 和继电器的呢？外设、电机和低侧驱动器是实现这一目标的组成部分。我们可能已经知道在大多数应用中使用的非常标准的驱动器，即达林顿晶体管。但是当我们努力构建创新的、更好的解决方案时，我感到不得不问：我们如何才能使标准更好？

2.标准驱动程序是什么样的？

当今最简单但最常见的外设驱动器是达林顿晶体管阵列。这种低端驱动器使逻辑设备能够驱动或控制具有更高功率需求的设备（如图 1 所示）：

图 1：达林顿低侧驱动器

在当前系统中，设计人员使用由多个达林顿对组成的阵列来控制整个系统。

达林顿电路有四种接法：NPN+NPN，PNP+PNP，NPN+PNP,PNP+NPN.
前二种是同极性接法，后二种是异极性接法。NPN+NPN的同极性接法：B1为B，C1C2为C，E1B2接在一起，那么E2为E。这里也说一下异极性接法。以NPN+PNP为例。设前一三极管T1的三极为C1B1E1，后一三极管T2的三极为C2B2E2。达林顿管的接法应为：C1B2应接一起，E1C2应接一起。等效三极管CBE的管脚，C=E2,B=B1，E=E1(即C2）。等效三极管极性，和前一三极管相同。即为NPN型。　　PNP+NPN的接法和此类同。　　如下图所示，两级放大器元件同为NPN型晶体管，将前级晶体管的射极电流直接引入下一级的基极，当作下级的输入。「同极型达林顿」连接,是使用相同类型的晶体管.而「异极型达林顿」连接，是使用NPN和PNP晶体管相互串接达成达林顿的特性。

这种类型的系统通常允许具有 TTL 或 5V CMOS 的逻辑设备以每通道高达 50V 和 500mA 的电流驱动设备。每当电流需求过高而无法驱动单个通道时，并联通道有助于均匀分配电流负载（如图 2 所示）。

图 2：达林顿阵列驱动器

但是，使用这种类型的架构有其自身的权衡和限制。最大的问题之一是在外围驱动器的大多数（如果不是全部）通道过载时增加电路板尺寸。这就需要使用额外的驱动程序来在这些驱动程序之间分配当前的需求。另一个挫折是该设备增加了系统的功耗。由于堆叠的 NPN 晶体管，该器件输出低侧的电压增加了约 0.7V。该系统的耗散功率现在看起来像：

PD = VOL * IO

PD = (~ 0.7V + 2Ω*I O ) * I o

3.如何让标准更好？

这些权衡的一种解决方案是使用NMOS晶体管而不是达林顿对。MOS英文全称为N-Metal-Oxide-Semiconductor。意思为N型金属-氧化物-半导体，而拥有这种结构的晶体管我们称之为NMOS晶体管。 MOS晶体管有P型MOS管和N型MOS管之分。

① vGS=0 的情况

增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅——源电压vGS=0时，即使加上漏——源电压vDS，而且不论vDS的极性如何，总有一个PN结处于反偏状态，漏——源极间没有导电沟道，所以这时漏极电流iD≈0。

② vGS>0 的情况

若vGS>0，则栅极和衬底之间的SiO2绝缘层中便产生一个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。

排斥空穴：使栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层。吸引电子：将 P型衬底中的电子（少子）被吸引到衬底表面。

这种低端驱动器架构降低了功耗，可以支持所有 GPIO 电平的输入，从 1.8V 到 5V。

图 3：NMOS 低侧驱动器

这种配置允许我们以与达林顿对相同的方式驱动外设，功耗显着降低：