芯片界掀起3D风

 当半导体器件工艺进展到纳米级别以后，传统的二维平面晶体管结构遇到诸多问题，人们将目光投向了三维立体结构。

     2010年，当电影和电视刮起“3D”旋风的时候，芯片产业界也掀起了“3D”风潮，不过不是在视觉方面，而是从生产平面芯片迈上生产三维立体芯片。 2010年在美国旧金山召开的半导体业界最重要的学术会议IEEE固态电子技术会议上，比利时的研究人员宣布三维器件生产已可突破生产成本的限制，进入批 量生产的阶段。在2010年12月上旬召开的国际电子器件会议上，台积电宣布，已经能够基于现有制造技术，在近1?2年内实现采用硅通孔技术(TSV)的 三维器件量产。这些迹象显示，芯片产业进入三维时代已经不太遥远。

     从平面走向立体

     研究人员之所以会研发三维芯片，其原因在于平面结构的芯片研发和生产都遇到难以克服的技术瓶颈。因为随着芯片功能的增强，芯片内集成的晶体管数目越来 越多，体积也越来越大，功耗也越来越高，已经超出了当前平面半导体工艺即二维器件技术的极限。尤其是在高集成度条件下，单个芯片内各个系统的互连引线过长 和过多，其阻容延迟和寄生电容会使器件工作速度降低。另外，其所引发的信号传输延迟、信号带宽不足和控制时序的不一致性，会制约当前通信技术和大型计算机 技术的蓬勃发展。还有，互连引线过长引起的噪声问题也不容忽视，而各种噪声均与信号在互连引线中的传输距离密切相关。要满足上述性能要求，必须突破当前二 维器件技术水平的制约，而可以大幅减少芯片之间互连引线长度的三维结构就成为主要的技术选择。特别是现在，将微处理器、存储器、数字信号处理器和各种逻辑 电路等不同种类的芯片集成在一起的需求越来越多，也越来越迫切，三维器件技术就成为最佳方案之一。

     三维器件最关键的技术是硅圆片或裸片(KGD)之间的互连。传统的三维器件互连技术，采用引线键合或者倒装芯片技术将硅圆片或裸片集成在一起。引线键 合是利用多晶硅或者金属引线实现芯片到衬底或引线框架之间的互连。倒装芯片是利用共晶焊料、导电聚合物和微焊球(金属凸点)实现芯片互连。这两种技术的缺 点是不易进行更多裸片和异构芯片的集成。近年来发展迅速的硅通孔技术的互连，是在硅圆片或裸片上适当的位置采用垂直通孔，进行圆片或裸片之间的连接。此 外，开发中的三维芯片间的互连技术还有通过薄膜导线进行超薄芯片之间的互连以及采用电磁耦合方式和硅光电方式进行芯片之间的互连。其中，电磁耦合方式可靠 性高，而硅光电方式高频性能好。但是，它们都尚处于实验室阶段。

     在三维器件技术中，进展比较快也最热门的是硅通孔技术。硅通孔技术是将两层和更多层器件裸片或者整个的硅圆片先采用激光或者刻蚀工艺形成许多微小的垂 直通孔，然后进行孔内的金属化或者填充铜、钨等金属，通过许多垂直贯通的电极，将多层器件裸片或者整个的硅圆片键合在一起的技术。其裸片的互连距离短，这 样不仅可提高器件集成度，而且可减少互连延时，提高器件运行速度和降低功耗。由于减少了制造工序，批量生产后可降低器件生产成本。有关专家指出，硅通孔等 三维器件技术将突破传统器件工艺在器件结构等方面的制约，有望开拓半导体器件的新局面。

     事实上，市场上已经有基于硅通孔技术的产品。2006年就有使用硅通孔技术的图像传感器问世。2007年该技术被应用到微机电系统。2008年出现了 多叠层存储器。今明两年内将可能实现CPU与其他逻辑器件的集成。另外，目前，智能手机的拍照部分就使用了采用硅通孔技术的CMOS图像传感器。还有，厂 商大批量生产的通信芯片已经开始使用硅通孔技术，将小块的GaAs电路集成在硅基芯片之上，以满足成本上的要求。

     降低成本最为关键

     制约三维器件技术发展的主要问题是生产成本。目前，硅通孔技术的晶圆生产成本正在不断降低。其原因是IBM、三星、英特尔、东芝、台积电等众多的半导 体厂商和几个合作组织纷纷投入资金和人员，积极开发硅通孔技术，通过改进工艺使其批量生产技术不断成熟。例如，制作硅通孔的同时实现几个硅圆片之间的电连 接，从而减少工序数目。由美国半导体制造技术联盟牵头的合作组织，联合IBM、英特尔和多所美国大学已经成立了低成本硅通孔技术的开发团队。

     此外，硅通孔技术对集成度要求并不太高，可利用已过折旧期的生产设备，从而大幅度降低生产成本。还有，在需要使用价格高的前工序设备时，可插空使用现 有生产线的前工序设备。例如，高价的用于制造微机电系统的打深孔的“深反应式离子刻蚀机”和硅圆片键合机就可以这样使用。通过上述措施，不少芯片生产厂不 必新增投资就可进行硅通孔的生产，由于降低了成本，从而促进了硅通孔技术和产品的普及。目前，美国应用材料公司、东京电子公司和Novellus系统公司 等设备厂商正在技术研究的基础上，开发低成本生产硅通孔的生产设备，现在已有超过15条圆片直径300mm的硅通孔技术试验线在建或者已投入生产。

     美国应用材料公司于2010年7月推出了集刻蚀、物理气相淀积、化学机械研磨及强化等离子的化学气相积淀几大设备在内的全套硅通孔技术解决方案 Avila 系统。从工艺上而言，制作三维芯片难点之一是，在低于200?C的条件下淀积氧化硅或者氮化硅绝缘层。硅通孔技术需要在极薄的硅圆片上打孔, 然后填充金属, 而高温会影响到键合的质量。应用材料公司的Avila 系统特点是可在200?C以下的较低温度条件下，积淀很均匀的强化等离子的化学气相淀积层，并可大幅度提高生产率。

     三维微处理器取得突破

    在多核处理器系统中，传统的二维处理器核与缓存间的互连线较长,要占用大量的带宽，而利用能够缩短互连长度的硅通孔技术可以解决这一问题。其中，把不 同尺寸的芯片叠层在一起的芯片与圆片叠层的工艺最受青睐。采用这种工艺的另一个优点是能够首先测试微处理器和存储器，然后将已知良好的裸片利用硅通孔技术 键合，从而提高成品率。

     IBM公司于2007年宣布其在三维集成电路上获得突破。2009年在IBM生产线上已经开始批量生产应用硅通孔技术的三维通信  （002115 股吧,行情,资讯,主力买卖）芯片。IBM还在开发应用于蓝色基因超级计算机的硅通孔技术。IBM开发的16核、64线程、2.3GHz工作速度、采用45纳米SOI工艺制造的处理器就使用了硅通孔技术。在各厂商中，IBM在器件生产中已经率先使用商用的硅通孔工艺设备。

     英特尔也投入大量人力，开发了许多硅通孔专利技术。英特尔曾经采用铜-铜键合技术，利用穿透10微米厚存储器芯片、直径为5微米的通孔，将SRAM芯 片与处理器键合在一起。通过这种在逻辑电路上层叠存储器的键合方法，英特尔将总线功率降低了66%。例如把DRAM层叠在一个功耗92W的微处理器之上， 最高温度仅升高约2?C。

     英特尔在新开发的被称做“云处理器”的48个内核的Message Passing型微处理器中就应用了硅通孔技术, 将处理器核与SRAM存储器直接互连, 从而进行高速数据存取。该处理器采用45纳米 CMOS工艺，芯片面积567平方毫米 。此外，被Oracle收购的Sun公司研发的16核、128线程采用SoC工艺的 CMT SPARC处理器以及美国AMD公司的3GHz工作速度、32纳米工艺、64核的处理器也都应用了硅通孔技术。

     在存储器方面，三维芯片研发也有重大进展。2009年韩国三星电子使用硅通孔层叠4块2Gbit DRAM，试制出了8Gbit DDR3存储器。在此基础上，三星电子正在开发由1000个硅通孔连接的用于手机的DRAM，其功耗为0.5W，芯片数据传输速度有望达到12.8GB/ 秒。此外，三星还在GPU上层积多个图形DRAM，然后利用硅通孔使其实现相互连接。

     韩国三星面向存储器生产开发出“垂直栅极”三维技术。这种技术对于存储单元的层叠数没有限制，这为实现TB级的存储器开拓了新的道路。三星公司已经证 实，采用该结构的NAND型存储单元可以稳定地进行写入、删除、读出等操作。目前三星电子公司利用硅通孔技术已经制出硅圆片级封装(WSP)的存储器。

     东芝公司宣布，其之前所开发的低成本三维层叠技术“BiCS”又有了新的进展。该公司已试制出层叠了16层存储阵列的实验芯片，每层的容量可达 1Gb。此外，东芝公司采用积层存储器形成技术，制成了集成度非常高的 NAND型闪存。东芝过去几年一直使用NAND string开发高集成闪存，而目前在NAND string中采用U字型管结构，实现了多值动作。

     东京大学与富士通等公司正在采用三维技术研发支持层叠100层的超大容量存储器，采用该项新技术可使层叠100层的器件的厚度控制在2毫米之内。还 有，日本尔必达公司也开发出了由硅通孔层叠8层1Gbit DRAM芯片的器件。该器件的电极材料由过去的多晶硅改为低电阻的铜，从而可降低服务器用高速DRAM的功耗。该公司的目标是在提高DRAM容量的同时， 实现包括逻辑电路在内的异构器件集成。也就是说，将微处理器、闪存、无线电路以及微机电系统传感器等异种工艺的芯片三维层叠起来，将其作为集成系统器件 (解决方案型器件)提供，以满足客户对拥有集成功能的集成系统器件的需求。通过利用硅通孔技术，与传统的单芯片集成相比，可大幅降低设计成本。该器件的制 造成本取决于硅通孔的加工成本，因此将推进硅通孔的低成本化。在技术方面该公司将力争通过增加层叠数，在单芯片上高密度布局数千个硅通孔以确保较高的可靠 性。

     其他三维集成技术

     目前硅通孔技术的缺点之一是，在通电时由于硅通孔产生的电磁噪声会使附近的MOS晶体管特性发生变化。另一个缺点是随着温度变化硅通孔的电容及电阻值 会改变。解决问题的一种方法是日本庆应大学的黑田教授研究团队开发出电磁耦合层叠芯片。他们实际制作的芯片将5个NAND闪存和一个控制芯片集成在一起， 层叠了6个芯片。有关专家指出，未来电磁耦合层叠芯片是15纳米节点三维器件技术的主要选择之一。

     3D封装面临的共同难题是构建正确的互连技术。美国Ziptronix公司的高效直接键合互连(DBI)技术可以实现裸片-圆片或圆片-圆片的集成。此技术支持小于10微米的互连间距，典型互连宽度为2微米，对准精度为1微米。

     日本东北大学研究生院开发出利用自组装技术制作三维层叠芯片的新技术，可实现将逻辑LSI、存储器、MEMS元件以及功率IC等不同种类的元件层叠成 三维状的“超级芯片”。其具体方法为，在芯片的正确叠合和键合过程中使用某种液体。在晶圆表面上，只对能够重叠芯片的部分进行亲水处理，并在此处滴上液 体。该液体滴到芯片上后，芯片即使错位也能根据液体的表面张力自动叠合到实施了亲水处理的部分。叠合精度由亲水处理模型的形成精度决定。另外，液体干燥 后，还可进行物理键合或电键合。利用该方法可通过批处理统一叠合多枚芯片。在200毫米硅圆片上集成的多枚芯片，实现了精度为0.4微米的位置叠合和键 合。

     传统的器件互连采用铜引线和层间的绝缘膜结构，然而受到电子界面散射的影响，铜引线的电阻会增大，从而造成电流密度增加，难于保证集成的可靠性。日本 研究人员应用碳纳米管来代替传统器件互连采用的铜引线。富士通公司正在开发32纳米的碳纳米管，在约450℃的温度下得到了穿过300毫米晶圆的32纳米 的碳纳米管束。

     另外，比利时大学校际微电子中心发布了厚度不足60微米的柔性超薄芯片三维封装，在柔性衬底上封装了厚度减薄至25微米的测量心率和肌电位的传感器芯片，以及信号放大器、无线电路和微控制器。通过使用该技术，用于监测健康状态等的模块可以隐蔽地内置于衣服中。

     总体说来，三维芯片技术还处于发展初期，然而鉴于这种技术能获得更小的外形尺寸，增加封装密度，可以满足带宽要求，缩短连线延迟，提高射频和功耗性 能，降低成本和提高可靠性，因此，业界对此抱有很高的期望。展望未来，迅速发展的物联网、无线传感器网、健康监护、智能型车载控制系统、航空航天等多个领 域都迫切要求将应用电路、传感器、电源电路等集成在一起，这些都是三维器件技术未来大显身手的广阔天地。