EDA工具厂商加速创新 应对复杂设计挑战

作为IC设计产业链上非常重要的一个环节，EDA工具厂商无疑对先进的工艺、技术起着推波助澜的作用。而EDA厂商自身也在不断加速设计创新，来满足日益增长的设计需求。

Synopsys：向混合信号市场扩展

作为EDA工具大厂的Synopsys，日前发布了其首款混合信号解决方法Galaxy Custom Designer。该公司表示，这款方案基于Synopsys的Galaxy设计平台，按统一的使用环境集成了模拟仿真、寄生参数提取和物理验证等相关工具。Synopsys表示，模块化架构完全基于OpenAccess的Galaxy Custom Designer平台既支持原有设计系统，又支持主流代工厂商的PDK，从而提供了广阔的开放性和互操作性。

除了开放架构，Galaxy Custom Designer还通过将传统分离的数字设计与定制设计连接在一起来提升生产效率。同时，与Synopsys的IC Compiler物理实现解决方案协作，可以实现数据透明，在底层规划（Floor Plan），布局和布线（Placement&Route），最终数据整合过程中完成重要的数据交换，使迭代次数大为减少。

Synopsys定制设计产品市场总监Ed Lechner表示，Galaxy Custom Designer的目标就是从零开始，提升生产效率。他表示，该平台的主要模块包括一个原理图编辑器，可以完成原理图编辑和动态节点加亮。这一模拟环境提供了访问Synopsys模拟仿真器的模块，包括HSPICE, HSIM XA, NanoSim XA和WaveView分析器。版图编辑器提供实时P-Cell parameter变化的预览，另外，在Galaxy Custom Designer，还能动态获得Hercules DRC/LVS 和Star-RCXT 寄生析出(parasitic extraction)的结果。

据悉，Galaxy Custom Designer已经上市。而Synopsys也将与TSMC展开合作。TSMC设计及技术平台副总裁Fu-Chieh Hsu表示，TSMC将与Synopsys共同开发业界首款65nm、单一的PDK支持多种设计环境，包括一些最新的创新，如Custom Designer。“我们还将与Synopsys，以及互操作PDK库联盟合作，共同推动互操作PDK在业界的部署和应用。”

Cadence：构建系统级战略

“工程师是最终决策的源泉。通过设计自动化，让决策者做出的每一个决定不但高效正确，而且充满意义和乐趣，这就是我们存在的价值。”Cadence公司总裁兼CEO Michael J. Fister不久前在其CDNLive China大会上表示（备注：Michael J. Fister日前已宣布离职）。

随着先进工艺技术的不断演进，半导体供应商正在面临着设计复杂度所带来的世界级挑战。

EDA厂商的业务规模也变得越来越复杂，如何利用EDA工具促进这一流程，并增加生产力，帮助半导体厂商取得更大的进展正是EDA厂商的关注所在。“复杂性驱动着混合信号设计、芯片规划解决方案，以及更高水平设计的实现，只有不断推出生产力最优化的解决方案，才能减少客户在系统规格与设计实现之间的反复，提高设计师在创建和复用系统级芯片IP过程中的效率。” Fister强调。

“在设计一款芯片时，需要考虑芯片的基础架构、开发时间、成本等不同因素，并且需要平衡风险。而我们要做的是在这些不同性能之间找到最佳平衡点”，Fister 说道，“我们仍然有很长的路要走，需要在整个系统层面进行合成和规划。我们一直在集中精力解决这些问题。”正如该公司所规划的那样，Cadence早在年初就开始了其扩张到系统级产品的战略。Cadence希望通过集成将整个设计流程自动化，也就是从设计的第一步到最后一步的全面考虑。在CDNLive上，Cadence也推出了其系统级战略的首款产品C-to-Silicon Compiler。据介绍，该产品可以自动转化和优化从C/C++、SystemC，到可综合的Verilog RTL(包含断言)所描述的提取行为，进行实现、验证和SoC集成，能够将现有生产力提高10倍。而且具有嵌入式逻辑综合和支持验证这两个比较突出的特点。“C-to-Silicon Compiler把所有的因素都集成了起来，同时保留时间进行大规模开发，使电脑能发挥更大的作用。它将在半导体器件的整个计算功能中发挥更复杂的作用。” Fister表示。

一方面是EDA工具的革新，一方面是工艺技术的不断发展，而对于目前越来越多的半导体厂商采用更先进的工艺技术，如65nm，40nm，及至32nm等，Fister则表示，判断一种工艺是否先进不仅要看工艺的尺寸、大小，还取决于不同的历史阶段。“随着各个行业的发展，这些工艺从技术上来看完全没有问题，但从经济方面考虑则可能会引起一些混乱。通常业界主要考虑减小尺寸，降低功耗等，但有时候这些先进的工艺恰恰与厂商的要求背道而驰。”而Cadence作为专门的EDA的厂商，则会进行端到端的整体考虑，即系统级设计。他表示，“我们更多的考虑架构级，而不是项目级。需要考虑晶体管的性能而不仅仅是数量。一旦硬件和软件结合起来，事情就变得非常复杂。我们的目标是不断努力满足半导体厂商对功耗、成本的要求。我们意识到制造并不是偶然的，而是根据设计进行制造，即可制造性设计。”