当前位置:首页 > EDA > 电子设计自动化
[导读]近日,Cadence设计系统公司宣布Renesas微系统有限公司已采用Cadence Encounter RTL Compiler用于综合实现,尤其是将复杂ASIC设计的芯片利用率提高了15%,面积减少了8.4%,加速了实现周期并降低了成本。Renesas微

近日,Cadence设计系统公司宣布Renesas微系统有限公司已采用Cadence Encounter RTL Compiler用于综合实现,尤其是将复杂ASIC设计的芯片利用率提高了15%,面积减少了8.4%,加速了实现周期并降低了成本。

Renesas微系统公司SoC开发事业部首席专家Kazuyuki Irie 说:“Renesas一直以来都在与Cadence密切合作,共同开发最佳的网表分析流程,以够在早期就发现设计中潜在的结构性问题和缺陷。Encounter RTL Compiler解决了长久以来我们一直在纠结的问题。 在我们以前的流程中,每次我们分析和解决拥塞热点和可布通率问题时,我们都会需要额外的布局布线周期。Cadence的实现技术为我们提供了更快速、更高效的芯片生产方式。”

 

 

在目前的ASIC设计开发中,对具有超大范围、高速、复杂设计的需求越来越高,Renesas一直关注于ASIC设计的高密度布局、高速和缩短实现周期。过去,在完成布局和布线阶段之后,对公司的工程师来说再去解决那些严重的布通率变得非常困难,从而导致更长的实现周期;如果工程师发现了布线的拥塞热点,他们将被迫重新运行布局和布线工具,以帮助实现最大利用率、调整布局拥塞、空间规划和电路优化。

Encounter RTL Compiler具有在流程早期实现一个网表的结构性分析环境的独特能力。 这使Renesas工程师能够在执行布局和布线之前在其设计中发现有结构性问题。 通过采用该方法,他们减少了实现周期并简化了热点拥塞,使其能够进一步提高利用率并减小芯片尺寸。

在Renesas已经生产了多个ASIC芯片中(最小可达28纳米),与公司以前采用的方法相比,其总体利用率提高了近15%。 通过利用Encounter RTL Compiler,Renesas成功在一个较短的周期内完成了多个复杂的ASIC设计,同时减少了芯片尺寸。

“与许多其他技术公司一样,Renesas 微系统希望获得上市时间和成本上的优势。 作为Cadence RTL至签核流程中的关键技术,RTL Compiler提供了独特功能,可以加快产品的上市时间,同时满足目前严格的芯片尺寸要求。”Cadence芯片实现事业部研发高级副总裁 Chi-Ping Hsu 博士表示。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

3月29日消息,市场研究机构Counterpoint Research发布的报告显示,预计今年高端手机(600-799美元)出货量将同比增长17%,而这主要是靠苹果和华为的拉动。

关键字: 华为 12nm EDA 半导体

3月24日消息,今天数码博主“厂长是关同学”曝光了华为Mate 70系列手机的部分配置信息。

关键字: 华为 12nm EDA 半导体

新思科技全球总裁兼首席执行官Sassine Ghazi深入分享万物智能时代的全新机遇

关键字: EDA AI IP

3月20日消息,据国外媒体报道称,华为正在积极研发一种前沿的“磁电”存储技术,该技术有望彻底改变数据存储行业的格局。

关键字: 华为 12nm EDA 半导体

3月15日消息,在华为中国合作伙伴大会上,华为公司董事ICT产品与解决方案总裁杨超斌表示,今年将发展超过50家鲲鹏和昇腾的伙伴。

关键字: 华为 12nm EDA 半导体

3月14日消息,今日,华为在深圳举办“华为2024年合作伙伴大会”主题为“因聚而生 数智有为”。

关键字: 华为 12nm EDA 半导体

3月11日消息,世界知识产权组织WIPO公布了2023年度全球PCT国际专利申请排名,全球2023年总申请量是27.26万件,同比下降1.8%。

关键字: 华为 12nm EDA 半导体

3月10日消息,智能手机进入全面屏时代后,屏下指纹解锁逐渐成为安卓手机的标配。

关键字: 华为 12nm EDA 半导体

3月6日消息,作为中国科技公司中最闪耀的代表之二,华为如果和大疆合作推出产品,你期待吗?

关键字: 华为 12nm EDA 卫星通信
关闭
关闭