MIPS 与 Virage Logic 合作内核优化IP套件

MIPS 科技（美普思科技）与 Virage Logic宣布联合推出一个新系列的第一个内核优化 IP 套件（Core-Optimized IP Kit）。该套件由专门优化 MIPS 处理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory™ 和ASAP Logic™ IP 组成。预期该战略联盟将有助于 MIPS-Based™ 的系统芯片 （SoC）设计者实现显著的提升，同时享用更多的设计灵活性。

第一个内核优化 IP 套件的目标是采用 TSMC 130 nm G 工艺生产的 MIPS32® 24K® 和 24KE™ 系列处理器内核。当采用内核优化 IP 套件时，24K 和 24KE 处理器内核系列的时钟频率将超过 440 MHz。该套件包括 Virage Logic 的 ASAP 存储器高速（HS）系列和ASAP 逻辑 HS 单元库。

MIPS 科技市场副总裁 Russ Bell 表示：“通过与 Virage Logic 的合作提供其内核优化 IP 套件，我们可为客户提供更多的性能、灵活性和更快的部署时间。这是我们长期以来与 Virage Logic 的合作关系的自然扩展，进一步加强了我们被客户所认可的竞争优势。”

Virage Logic 市场及业务拓展副总裁 Jim Ensell 表示：“MIPS 科技已经在高性能处理器内核方面建立了领导地位，持续致力于推进性能和改进客户体验质量，这两个目标和我们的目标一致。我们共同努力开发 Virage Logic 的业界领先的、高速的存储器和针对 MIPS32 24K 和 24KE 内核系列的逻辑 IP，加深了我们两个公司的合作，并为高性能系统设计者带来益处。”