新思推ARC HS处理器

全球芯片设计及电子系统软件暨IP领导厂－新思科技(Synopsys)宣布，推出全新DesignWare ARC HS处理器系列产品。

32位元ARC HS34和HS36处理器是目前最高效的ARC处理器核心，在一般28纳米的矽制程中，能以高达2.2 GHz的速度提供1.9 DMIPS/MHz的处理能力。新的HS处理器能让功耗效率(DMIPS/mW)及面积效率(DMIPS/mm2)达到最佳化，同时执行高速数据和讯号处理作业，能充份运用在SoC中使用的嵌入式处理器，以符合固态式硬盘(solid-state drive，SSD)、连网型家电(connected appliances)、汽车控制器、媒体播放器、数码电视、机上盒(set-top box)、家用网络等产品的需求。

新思科技的ARC HS处理器系列使用新一代ARCv2指令集架构(instruction-set architecture，ISA)，能在极低功耗下，实现高效嵌入式及高度嵌入式设计，同时使用的矽面积也相当精简，运用于一般28纳米制程中，HS核心仅耗用0.025mW/MHz，且使用面积最小可达0.15mm2。该核心具备高速的10级管线(10-stage pipeline)，支持乱序执行(out-of-order execution)，进而将闲置处理器周期降至最低，且让指令吞吐量(instruction throughput)达到最大，精密的分支预测(branch prediction)以及后期ALU能提升指令处理的效率。为加速数学函数的执行，ARC HS处理器让设计人员可以选择执行硬件整数除法器( integer divider)、64位元乘积指令、乘积累加(multiply-accumulate，MAC)、矢量加法和矢量减法，以及可配置IEEE 754浮点算数单位(单/双精确度或两者兼具)。

与前一代的ARC核心相较，ARCv2核心可提升程序码密度(code density)达18%，进而减少存储器需求。新的64位元双倍加载/双倍储存之非等齐存储器(unaligned memory)存取能力可加速数据移转，透过这项功能，HS处理器能支持紧密耦合(close coupled)存储器以及指令和数据缓存(只限HS36)。此外，针对需要更高阶的存储器可靠度和存储器保护的应用，客户也能额外选择适用于处理器中所有存储器的错误校正码(error-correcting code ，ECC)硬件。