UltraScale可编程架构助力Xilinx进入ASIC市场

凭借高性价比和可编程系统集成等优势，Xilinx采用28nm工艺的7系列器件已经在市场上得到了广泛的应用。令人关注的是，在通信行业，占40%份额的是以往ASIC独占的应用领域。据Xilinx公司全球高级副总裁汤立人介绍，这些应用往往既需要高性能、低功耗，又重视差异化，厂商过去不得不放弃ASSP和FPGA，选择上市慢、价格昂贵、风险性大的ASIC方案。而随着在功耗和性能方面的进一步优化，FPGA已经开始进入这些领域。

近日，Xilinx公司发布行业第一个ASIC级可编程架构UltraScale，同时投片半导体行业首款20nm器件。

汤立人表示，随着UltraScale架构的推出，Xilinx的FPGA器件将不局限于传统的应用领域。创新的架构使得FPGA在性能和功耗方面能够媲美ASIC，满足下一代需要海量数据流的智能系统的需求，例如，支持智能图形增强和识别的4K2K和8K显示器和面向数据中心的高性能计算应用等。UltraScale架构将大大推动Xilinx进入规模更大的ASIC市场。

图：ASIC级可编程架构UltraScale

在中国市场，汤立人特别看好新系列在高增长的光网设备中的应用前景。来自Infonetics的最新报告显示，2012年OTN交换设备市场在2012年的增幅高达46%。目前100G光网已经全面部署，华为等厂商都在积极推进400G光网，采用全新UltraScale架构的VIRTEX系列FPGA在这一市场将大有可为。

创新的UltraScale架构如何使这些新器件具备上述诸多性能优势呢？UltraScale架构包括20nm平面晶体管结构工艺和16nm乃至FinFET晶体管技术扩展，包括单芯片和3D IC。它不仅能解决整体系统吞吐量扩展限制的问题和时延问题，还能直接应对先进节点芯片性能方面的最大瓶颈问题——互连。

在时钟方面，UltraScale架构提供类似ASIC的多区域时钟功能，使得设计人员现在可以将系统级时钟放在整个晶片的任何最佳位置上，从而使系统级时钟歪斜降低多达50%。将时钟驱动的节点放在功能模块的几何中心并且平衡不同叶节点时钟单元的时钟歪斜，这样可以打破阻碍实现多Gb系统级性能的一个最大瓶颈。UltraScale架构的类似ASIC时钟功能消除了时钟放置方面的一切限制并且能够在系统设计中实现大量独立的高性能低歪斜时钟资源，而这正是新一代设计的关键要求之一。这是与前几代可编程逻辑器件所采用的时钟方案的最大不同之处，而且实现了重大改进。

在互连方面，UltraScale架构的新一代路由理念可以从容应对海量数据流挑战。UltraScale架构加入了类似的高速公路的快速通道。这些新增的快速通道可供附近的逻辑单元之间传输数据，尽管这些单元并不一定相邻，但它们仍通过特定的设计实现了逻辑上的连接。这样，UltraScale架构所能管理的数据量就会呈指数级上升，如下图所示。

图：快速通道有助于应对不断增加的复杂性

UltraScale架构提供的高布线效率从根本上完全消除了布线拥塞问题，也使器件利用率达到90%以上，且不降低性能或增加系统时延。

除此之外，UltraScale架构将关键路径优化与新的27x18位乘法器和两个加法器结合，显著提升了定点和IEEE 754标准浮点算术性能和效率的飞跃。UltraScale架构能够让双精度浮点运算的资源利用率实现1.5倍的效率提升，并具有更多的DSP资源数量，因此可以满足新一代应用在TMAC处理性能和集成方面的要求，并实现最优价格点。针对第2代3D IC系统集成和新型3D IC大宽度存储器优化接口，UltraScale架构提供芯片间带宽步进功能。这一架构通过多个硬化的ASIC级10/100G以太网、Interlaken和PCIe® IP核显著降低时延，支持新一代存储器接口功能。在电源管理方面，跨多种功能元素提供宽广的静态和动态电源门控范围，实现显著节能降耗。针对安全性，UltraScale架构采用先进的方法进行AES比特流加密和认证、密钥模糊处理和安全器件编程。

下一代智能系统需要管理每秒数百Gbps信息流的系统性能，以及在全线速下进行智能处理的能力，并可扩展至Tb级流量和每秒10亿次浮点运算级的计算能力。UltraScale架构通过在全面可编程的架构中采用尖端ASIC技术，从根本上提高通信、时钟、关键路径以及互连技术，满足了这些需求，全面提升了FPGA的性能，为以往只能采用ASIC的应用提供了新的选择。