CYBL1xx7x 蓝牙 4.2 收发器 SoC设计

SoC 几乎完全基于 2.4 GHz 无线电，搭载 ARM Cortex-M0、M3 或 M4F 嵌入式处理器，使用闪存和 RAM 来存储堆栈固件和应用软件。其他片上资源通常包括电源管理，多种外围设备和 I/O，例如脉冲宽度调制 (PWM)、模数转换 (ADC) 和一个通用异步接收器/发送器 (UART)。在推出单芯片硬件的同时，芯片供应商正努力为缺乏射频专业知识的工程师提供参考设计、应用说明和设计工具，来简化其无线产品的设计工作。当然，拥有一些射频知识具备一定优势，但经验不足的工程师也可以设计和开发功能齐全的无线产品。Cypress Semiconductor 的 CYBL1xx7x 蓝牙 4.2 收发器 SoC、设计工具和说明文档，是供应商提供的此类完整解决方案的很好示例。Cypress 的 SoC 将五个子系统集成到单个集成电路中。这样，低功耗蓝牙解决方案以前需要的很多外设元器件如今不再需要。(图 1)。

图 1： 低功耗蓝牙芯片制造商普遍采取高度集成的 SoC 方法。

此类解决方案只需要极少的外设元器件，使用 ARM Cortex-M[x] 处理器运行堆栈和应用代码。原理图介绍了 Cypress Semiconductor 的 CYBL1xx7x 低功耗蓝牙 SoC。(图片：Cypress Semiconductor)

这些子系统中最重要的是 CPU 子系统，通常包括嵌入式 ARM 处理器和存储块。直接存储器访问 (DMA) 控制器支持在不占用 MCU 资源的情况下执行特定操作。嵌入式 ARM 内核具备诸多优势。包括广泛的适用范围、强大的生态系统，并且支持几种常见的集成设计环境 (IDE)。内核具有专门设计的低功耗特点，且器件具有足够的计算开销，可以同时运行堆栈和复杂的应用代码。如此，降低了复杂性，并消除了独立应用处理器的成本和空间需求。

CYBL1xx7x 的低功耗蓝牙子系统包括链路层 (LL) 引擎和物理层 (PHY)。(请参阅本文第 1 部分，了解更多关于堆栈的详细信息。)LL 引擎支持蓝牙中心和外围功能。射频收发器包含一个集成平衡不平衡转换器，该转换器用作单端射频端口引脚，通过匹配网络驱动 50 Ω 天线端子(见下文)。可通过编程实现所需输出功率，以满足具体应用程序，输出功率范围为 –18 dBm 至 +3 dBm。Cypress SoC 的其他子系统包括系统资源，如电源管理和时钟控制、外设和 I/O。所选的外设和 I/O 很大程度上都匹配低功耗蓝牙 SoC 的典型传感器应用。