EDA

意法半导体与亚马逊云计算服务AWS深化战略合作，共同打造面向云与AI数据中心的新一代高性能计算基础设施

2026年2月13日，中国 ——服务多重电子应用领域、全球排名前列的半导体公司意法半导体 (STMicroelectronics，简称ST;纽约证券交易所代码:STM) 近日宣布与亚马逊云计算服务(AWS)拓展战略协作，达成一项为期多年、价值数十亿美元的商业协议，涵盖多个产品类别。通过此次合作，意法半导体将成为AWS计算基础设施的先进半导体技术与产品战略供应商，助力AWS为客户提供新一代高性能计算实例、降低运营成本，并更高效地扩展计算密集型工作负载。

网龙携手泰国政府推进AI计划，赋能该国未来人才体系建设

香港2026年2月2日 /美通社/ -- 全球领先的互联网社区创建者 - 网龙网络控股有限公司 （"网龙"或"本公司"，香港交易所股票代码：777）欣然宣布，本公司联合旗下子公司EDA...

EDA团队协作方案：Git版本控制与设计数据同步最佳实践

在集成电路设计（EDA）领域，团队协作面临设计文件庞大、版本迭代频繁、依赖关系复杂等挑战。传统基于共享文件夹或本地备份的协作方式易导致文件冲突、历史丢失等问题。Git作为分布式版本控制系统，结合EDA工具特性进行定制化配置，可显著提升团队协作效率。本文从工程实践角度探讨Git在EDA场景中的应用方案。

EDA库文件管理精进：从符号创建到工艺库版本控制技巧

在电子设计自动化（EDA）领域，库文件管理是连接设计创意与工程落地的核心纽带。从元件符号的精准建模到工艺库的版本迭代，高效管理策略不仅能提升设计效率，更能避免因数据不一致导致的生产事故。本文将从符号创建规范、工艺库版本控制两大维度，结合主流EDA工具实践，解析库文件管理的关键技巧。

EDA约束文件编写实战：从SDC语法到时钟树优化全流程

在数字集成电路设计中，EDA约束文件是连接设计意图与物理实现的桥梁。其中，Synopsys Design Constraints（SDC）作为行业标准格式，通过精确描述时钟行为、路径延迟和物理规则，指导综合、布局布线及时序分析工具实现高性能设计。本文将以实战视角，解析SDC语法核心规则与时钟树优化全流程。

EDA仿真验证新思路：混合信号协同仿真与覆盖率提升策略

在SoC设计复杂度指数级增长的背景下，传统数字仿真与模拟仿真分离的验证模式已难以满足需求。混合信号协同仿真通过打破数字-模拟边界，结合智能覆盖率驱动技术，成为提升验证效率的关键路径。本文提出"协同仿真框架+动态覆盖率优化"的双轮驱动方案，实现验证完备性与效率的双重突破。

EDA版图验证自动化：DRC/LVS脚本编写与批处理执行指南

在先进制程（7nm及以下）芯片设计中，版图验证的复杂度呈指数级增长。通过自动化脚本实现DRC（设计规则检查）和LVS（版图与电路图一致性检查）的批处理执行，可将验证周期从数天缩短至数小时。本文以Cadence Virtuoso平台为例，系统阐述验证脚本的编写方法与优化策略。

EDA信号完整性分析：从眼图测量到预加重参数调优实践

在高速数字电路设计中，信号完整性（SI）是确保系统可靠性的核心要素。眼图测量作为评估信号质量的关键工具，能够直观反映码间串扰、噪声和抖动对信号的影响。而预加重技术作为补偿高频损耗的核心手段，其参数调优直接影响眼图张开度与系统误码率。本文结合EDA工具链，系统阐述从眼图测量到预加重参数优化的完整实践路径。

盘点国内半导体行业中那些在2025年被终止的并购

终止潮背后：IPO重启、估值体系错位、不确定性的三重博弈

以赛促教，国产自强：解码湖北电子信息人才培养样本

芯片设计基石——解码EDA断供背后的霸权逻辑及国产EDA突围之路

在城市辉煌的灯光中，地铁呼啸而过，精准停靠每一站；在瀚的宇宙里，卫星持续运转，将珍贵数据源源不断地传回地球；在我们随身携带的智能手表上，时间精准跳动，健康数据实时更新。这些看似平常的场景背后，是无数复杂电子系统在稳定运行。而EDA，就像一位隐匿在幕后的“超级建筑师”，它不用一砖一瓦，却能凭借强大的算法和精密的软件，构建起现代电子世界的基石。从纳米级的芯片设计，到庞大复杂的电路板布局，EDA让电子设计从烦琐的手工劳作迈向高度自动化的智能时代。在它的推动下，科技的边界不断拓展，人类对未来的想象得以落地生根

硅芯科技发布2.5D/3D EDA⁺新范式，重构先进封装协同设计体系

智芯赋能，共筑生态——SmartDV亮相ICCAD-Expo 2025，助力中国集成电路产业高质量升级

2025年11月20日-21日，“成渝集成电路2025年度产业发展论坛暨第三十一届集成电路设计业展览会（ICCAD-Expo 2025）”在成都·中国西部国际博览城圆满落幕。这场汇聚2000余家国内外集成电路企业、300余家产业链上下游展商，逾6000位行业有关主管领导、知名专家与业界代表等嘉宾的行业盛会，成为洞察产业趋势、共探创新路径的核心平台。全球领先的半导体设计IP与验证IP提供商SmartDV Technologies™携定制化解决方案、车规级IP产品及生态化服务重磅参展，并在专题论坛发表主旨演讲，为中国集成电路产业的差异化发展与生态构建注入强劲动力。

国产EDA的另一种可能：从客户需求生长出来的工具链

从最初的单一“点工具”起步，到如今逐步构建起完整的工具链“串链”，国产EDA已然走过从零散功能到集成生态的演进之路。在国产芯片制造工艺仍面临国际先进水平限制的背景下，单纯依赖工艺节点的缩减已难以为继。取而代之的是通过架构创新来实现性能突破——如异构计算、多核优化或专用AI加速器等设计范式的探索。这不仅为国产芯片开辟了新的发展路径，也为国产EDA提供了宝贵机遇：从支持传统流程到赋能创新架构，EDA工具链正成为推动中国半导体产业快速发展的关键引擎。

算力“突围”战，国产芯片如何跨越“千卡超节点”的验证鸿沟？

在先进制程受限的当下，中国AI计算芯片产业正经历着一场从“单点对决”到“集群突围”的范式转移。

智能数据将开启AI赋能设计的新纪元

AI正在重塑电子设计工作流程，但变革并非同步推进。当一些团队借助AI驱动的优化技术飞速前进时，另一些团队仍然深陷泥潭，或是费力地寻找文件的正确版本，或是摸索复用IP模块在新场景中的运行表现。

AI驱动EDA变革：芯行纪加速国产数字实现EDA工具链突围

电子设计自动化（EDA）自20世纪60年代萌芽以来，经历了从手工绘图到计算机辅助设计（CAD），再到高度集成化、智能化工具的演进。早期的EDA主要用于简化电路布局与布线，而随着芯片复杂度指数级增长，现代EDA已成为支撑集成电路设计不可或缺的核心技术。如今，在摩尔定律逼近物理极限、设计周期不断压缩的背景下，传统EDA工具面临效率与精度的双重挑战。人工智能（AI）的崛起为EDA注入了全新动能——通过机器学习优化布局布线、预测时序问题、加速验证流程，AI正推动EDA迈向“智能设计”的新纪元。可以说，AI不仅是EDA发展的必然延伸，更是其未来突破的关键引擎。

AI 与 EDA 开启共生共荣，芯和半导体以“物理AI”重构系统级设计

随着后摩尔时代的到来，通过先进封装和Chiplet技术延续摩尔定律已成为行业共识。但这也带来了一个棘手的副作用：设计维度从二维平面拓展至三维空间，信号完整性与电源完整性的挑战呈指数级激增。传统的人工迭代模式面对这种海量数据已显得力不从心。 在这场向高维设计突围的战役中，芯和半导体（Xpeedic）展现出了独特的“AI直觉”。 依托其在Chiplet先进封装领域的龙头地位，芯和半导体并没有停留在传统算力的堆砌上，而是利用AI技术重构了系统级分析的底层逻辑，让复杂的异构集成设计变得可预测、可优化。

伴芯科技重磅发布DVcrew与PDcrew两大创新产品，以AI智能体重构EDA

中国成都，2025年11月20日–今日，在2025集成电路发展论坛(成渝)暨三十一届集成电路设计业展览会(ICCAD-Expo 2025)现场，专注于“AI+EDA”技术创新的上海伴芯科技有限公司重磅推出两款AI智能体新产品——DVcrew与PDcrew。这两款产品深度契合伴芯科技的核心使命：以AI智能体(AI Agents)重构电子设计自动化(EDA)，最终实现芯片自主设计闭环(Autonomous Chip Design)的愿景。

芯和半导体与联想集团合作研发EDA Agent