Altrea 推出全新系统集成工具Qsys

日前，“Altera亚太区采用Qsys实现系统集成研讨会•北京站”在清华大学举行，该活动重点介绍了Altera新的系统集成工具Qsys，及其如何通过Qsys提高设计效能。

北京站现场

值此研讨会之际，Altera亚太区产品市场经理谢晓东先生向媒体记者介绍了系统集成工具Qsys，并进行了现场演示。

目前，在FPGA设计领域存在着三大难题：设计规模增大、设计重用、在有限的资源下，很难按计划完成设计验证。这三大难题严重影响着FPGA设计的效能，减缓了产品由研发到上市的时间。

 
Altera亚太区产品市场经理谢晓东介绍Qsys

谢晓东先生从越来越大的设计规模难题、设计重用难题、验证难题三个方面详细讲解了Qsys是如何提高设计效能的。首先，在设计规模难题上，Qsys采用系统级开发，通过片上网络架构，大幅简化设计工作。Qsys包含多种兼容IP，如PCIe、DDR3、JTAG、UART等，可以把标准内核部分的工作降至最低。Qsys能够自动完成部分诸如接口协议、存储器等相关的繁琐且容易出错的集成任务，极大地提高了设计效率。设计者可以把大部分的精力都放在定制逻辑部分。

Qsys支持工程师将精力集中在定制逻辑上

在设计重用难题上，Qsys有标准接口，例如：Altera的Avalon接口、ARM的AMBA AXI接口，所以不需要重新设计接口，从而增强了设计重用。

 
在验证难题上，由于Qsys是对地址位置进行读写操作而不是对每个寄存器进行读写操作，所以加速了验证过程。