光电共封装新选择，玻璃基板集成光波导降低信号耦合损耗

在AI算力需求每两年增长100倍而互连速度仅增长1.4倍的残酷现实下，光电共封装技术已不再是实验室里的远期概念，而是打破"算力墙"的唯一可行路径。2026年5月台积电正式官宣COUPE on Substrate进入量产，标志着CPO元年的到来，而支撑这一技术落地的核心载体，正是玻璃基板上集成的低损耗光波导。相比传统硅中介层和有机PCB，玻璃基板集成光波导在信号耦合损耗上实现了数量级的跃升，这背后是一套从材料本征特性到耦合结构设计的完整技术逻辑。

从底层原理来看，玻璃基板之所以能成为光波导的理想载体，根本原因在于其从可见光到红外宽光谱范围内的高透射率，以及可通过掺杂精准调控的折射率分布。在玻璃基板内部制备光波导，目前产业界主流采用两条技术路线：一是银离子交换工艺，通过在玻璃近表面区域用银离子替换钠离子，形成折射率升高的波导芯层，实测该工艺制备的单模光波导传播损耗低于0.1 dB/cm，波导宽度可小至1微米，完全满足高密度光互连的需求;二是飞秒激光直写工艺，利用超快激光在玻璃内部直接改性折射率，可实现三维任意路径的光波导加工，为复杂光电互连拓扑提供了设计自由度。两种工艺的共同优势在于，光波导直接制备在玻璃基板内部，无需额外的波导芯片贴装，从根本上消除了芯片与波导之间因模场失配导致的耦合损耗。

信号耦合损耗的高低，直接决定了CPO系统的能效天花板。2013年佐治亚理工学院率先验证了玻璃基板上嵌入式光波导与锥形TGV通孔的协同方案，通过在锥形通孔中注入聚合物材料解决单模光纤与硅光波导之间因模场尺寸失配导致的耦合难题，实测该耦合结构的最低插入损耗仅为0.5 dB，光电互连间距推进至20微米的极高水平。这一成果的核心原理是倏逝场耦合：当PIC芯片与玻璃波导之间的间距被压缩至亚微米级别时，光场的倏逝波分量可以高效地从芯片波导耦合进入玻璃波导，整个过程无需任何透镜或反射镜等中间光学元件，耦合路径被大幅缩短。在此基础上，PIC与玻璃波导之间仅通过一层厚度小于1微米的紫外固化胶黏层实现紧密贴合，胶黏层的超薄特性保证了倏逝场耦合效率不受中间介质层的衰减影响。

在垂直耦合结构的工程落地中，准直镜方案成为2026年ECTC大会上最受关注的突破方向。住友与FICT联合提出的金属反射涂层准直镜方案，将PIC输出光束扩束至32微米模场直径，使对准容差放宽至±3微米，在此偏差范围内损耗增量仅为0.2 dB。实测数据显示，该方案在1310nm波长下单对准镜对的耦合效率为-1.73 dB，O波段全波段内波长相关损耗波动小于0.68 dB，整体特性平坦，完全支持粗波分复用的多波长传输场景。更关键的是，该结构通过在反射面沉积50纳米铬粘附层加100纳米金反射层，使光束折转不再依赖空气与树脂的折射率差，因此可以在耦合区域完全填充折射率为1.46的透明树脂，实现防尘防污染的长期可靠封装。温度从25℃升高至80℃时，光耦合效率下降仅为0.03 dB，证明了树脂填充准直镜结构在高温环境下的卓越稳定性。相比此前的垂直耦合扩束透镜结构需要空气间隙实现折射，准直镜方案仅需单侧制备反射面，结构大幅简化，且兼容纳米压印、灰度光刻等晶圆级制造工艺，为大规模量产铺平了道路。

光子引线键合技术则从另一个维度将耦合损耗压至新低。采用飞秒激光直写技术实现的PWB工艺，在PIC芯片与玻璃基板光波导之间建立光互连，实测耦合损耗稳定在1.9 dB至2.3 dB区间，经过500次高低温循环和2000小时双85湿热测试后损耗基本无漂移，良率超过99%。单组PWB加工仅需约20秒，效率远超传统的光纤阵列对接方案。日本住友电工的实测案例进一步验证了这一技术路线的工程可行性：采用PWB工艺实现的PIC与玻璃波导耦合损耗为1.9 dB至2.3 dB，而采用附面微透镜工艺制作的垂直耦合透镜损耗可低至-1 dB，对准容差±10微米，并能在200毫瓦功率下稳定工作5000小时。

对比传统硅中介层方案，玻璃基板集成光波导的优势更加凸显。硅TSV方案中，长度为1毫米的RDL信号路径在50 GHz频率下插入损耗约为1 dB，且硅材料的高介电常数导致高频信号与衬底产生强烈电磁耦合，信号完整性严重受限。而玻璃基板的低介电常数和低损耗因子，使高频信号传输损耗大幅降低，配合集成光波导实现的光互连，CPO系统整体带宽密度较传统可插拔光模块提升约一个量级，系统能效提高逾40%。Intel已公布路线图，预计2030年在单个封装上集成10的12次方个晶体管，其核心支撑正是玻璃基板上集成光波导与电互连的三维异构架构。从0.5 dB的倏逝场耦合到-1 dB的准直镜垂直耦合，玻璃基板集成光波导正在以实测数据证明，它就是光电共封装时代降低信号耦合损耗的最优解。