S-MOS 单元技术提高了 SiC MOSFET 的效率

[导读]初创公司mqSemi提出了一种适用于基于功率 MOS 的器件的单点源 MOS (S-MOS) 单元概念。S-MOS 概念已通过使用 Silvaco Victory 工艺和设备软件的 3D-TCAD 模拟在 1200V SiC MOSFET 结构上进行了调整和实施。提供了全套静态和动态结果，用于比较 S-MOS 与采用平面和沟槽 MOS 单元设计的参考 SiC MOSFET 2D 结构。

初创公司mqSemi提出了一种适用于基于功率 MOS 的器件的单点源 MOS (S-MOS) 单元概念。S-MOS 概念已通过使用 Silvaco Victory 工艺和设备软件的 3D-TCAD 模拟在 1200V SiC MOSFET 结构上进行了调整和实施。提供了全套静态和动态结果，用于比较 S-MOS 与采用平面和沟槽 MOS 单元设计的参考 SiC MOSFET 2D 结构。

多年来，使用 MOS 单元工艺和设计平台，硅基功率器件（例如功率 MOSFET 和绝缘栅双极晶体管 (IGBT)）的性能得到了极大的提高。这两种器件都基于平面或沟槽 MOS 单元，以蜂窝或线性布局设计排列。

在硅基 MOS 器件上取得的成果可用于开发 SiC 功率 MOSFET，其中高单元封装密度是基本要求。为了改善器件的静态和动态特性，在过去的几年里，已经提出了先进的3D设计理念。这些 3D 结构类似于低压 FinFET 单元结构，其中排列多维沟道宽度以增加单元密度并降低通态电阻 R _DS(ON)。

采用 SiC 作为功率器件材料的优点之一是能够使用许多众所周知的硅器件原理和加工方法。其中包括基本器件设计，例如垂直肖特基二极管或垂直功率 MOSFET（在通过 JFET 和 BJT 作为替代拓扑进行某些转移之后）。因此，许多确保硅器件长期稳定性的工艺可以应用于 SiC。然而，更彻底的检查表明，基于 SiC 的器件需要比基于 Si 的器件进行额外和不同的可靠性测试，包括具有特定特性和缺陷的材料、更大的带隙和更高的电场——尤其是在结终端区域，操作与更高的温度和开关频率。

S-MOS 单元概念
与这种三维结构趋势相一致的是 mqSemi 开发的 Singular Point Source MOS 单元概念（也称为 S-MOS）。mqSemi 由 Munaf Rahimo 和 Iulian Nistor 创立，总部位于瑞士，致力于开发先进的功率半导体概念，解决电动汽车、汽车和可再生能源等应用的下一代电力电子系统。mqSemi 在过去两年中申请了 20 多项专利，已经进行了大量的模拟，现在已准备好进入原型制作阶段。mqSemi 团队在 IGBT 方面获得的多年经验和知识，有助于解决碳化硅 MOSFET 的关键问题，例如降低损耗、提供稳健的短路模式、阻断行为、栅极驱动控制和高频率振荡。

mqSemi 的 Rahimo 和 Nistor 表示：“我们相信，对于一个可持续发展的世界，我们将需要基于高效、紧凑、可靠和具有成本效益的功率半导体器件的应用，这些器件是技术前沿和以创新为中心的。”

S-MOS 的好处是双重的：一方面，它使用独特的方法仔细定义了总通道宽度，也称为通道面积；另一方面，它可以实现更高的 MOS 单元封装密度。此外，S-MOS 概念可以在 MOSFET 和 IGBT 上实现，从而提高开关性能，同时实现更高的效率和更低的整体损耗。

S-MOS 单元与标准平面单元和沟槽 MOS 单元的不同之处在于如何设计每个器件面积的总沟道宽度（W _ch参数）。如图 1a 和图 1b 所示，平面或沟槽 MOS 单元的沟道宽度 W _ch定义为 N++ 源极周围的总外围距离，它还取决于 MOS 单元排列的几何形状（线性或蜂窝布局设计）。S-MOS 单单元沟道宽度 W _ch，如图 1c 所示，由 N++ 源极和 P_沟道结 W _PNJ长度的小尺度尺寸定义。通过将这个小的几何特征定位在沟槽侧壁上，预定的单位沟道长度 W _chn提供。对于 S-MOS，N++ 和 P_沟道轮廓类似于平面单元的轮廓，但位于沟槽侧壁上。因此，总沟道宽度取决于每个芯片的门控沟槽侧壁的总数。如图 1c 底部所示（红色虚线），N++/P_通道结的形状可以近似为四分之一圆，对于单个沟槽侧而言，W _chn的尺寸约为 150-300 nm-墙。给定芯片面积的总 W _ch可以作为所有沟槽侧壁上所有 W _{chn的总和获得。}

S-MOS 概念已通过在 1200V SiC MOSFET 上进行的 2D 和 3D TCAD 模拟得到证明，包括 S-MOS 以及参考平面和沟槽结构。

“在模拟过程中，我们发现了一个非常特殊的特征，这是我们没有预料到的，在沟槽的侧壁上，我们可以获得所谓的通道宽度，它定义了基于扩散分布的总通道密度， ” mqSemi 说。

仿真是在 1200V SiC MOSFET 上进行的，因为通过 R _ds(on)测量的静态损耗并不难评估。同样的技术也可以应用于不同的电压等级。对所有器件结构（S-MOS、Trench 和 2D Planar）进行了静态和混合模式电感负载动态模拟，这些器件的总有效面积为 1cm ²。仿真得到的输出电压-电流特性如图2所示；上图是指最高 600V 的电压范围，而下图是在 Vgs=15V 和 150°C 时放大到 1V。S-MOS 概念提供了低 R _ds(on)水平（约 3 mΩ-cm ²在 150°C），类似于沟槽电池。然而，如图 2 所示，与其他参考模型相比，S-MOS 还提供平坦的饱和电流。

“我们发现我们有更好的切换可控性，这就是进入第三维的全部想法。与沟槽电池相比，我们获得了大大降低的开关损耗，并且我们有更多的设计自由度来进一步优化它并获得更高的电池密度，”mqSemi 补充道。

在 150°C 下对所有器件的短路电流进行了仿真，显示了 S-MOS 如何表现出更少的短沟道效应并改善了传导损耗和短路性能之间的权衡。尽管 S-MOS 概念仍需要进一步的设计优化，但所展示的性能非常有前途，在 mqSemi，它们已为下一阶段做好准备，即原型设计。