当前位置:首页 > 厂商动态 > 厂商动态
[导读]目前,随着数字经济的飞速发展,数据中心已成为支撑和释放CPU算力的重要基础设施,承载着各类数字技术的应用。高性能网络作为数据中心的算力底座,在数据中心架构演进过程中扮演着重要角色,随着摩尔定律放缓,多样性异构算力的崛起,如何通过降低网络延迟提升数据中心集群算力性能指标,满足Serverless云原生算力需求,面临着诸多技术挑战,如:

5月31日,网络互联芯片提供商云脉芯联正式发布自主研发的国内首款多场景RDMA智能网卡(DPU)产品——xFusion50。

目前,随着数字经济的飞速发展,数据中心已成为支撑和释放CPU算力的重要基础设施,承载着各类数字技术的应用。高性能网络作为数据中心的算力底座,在数据中心架构演进过程中扮演着重要角色,随着摩尔定律放缓,多样性异构算力的崛起,如何通过降低网络延迟提升数据中心集群算力性能指标,满足Serverless云原生算力需求,面临着诸多技术挑战,如:

TCP/IP网络协议栈导致收发报文时延过大,无法满足当下HPC、AI计算和分布式存储的高性能需求,同时TCP协议栈处理导致CPU负载高居不下;

随着网络带宽的倍增和集群规模的扩大,网络拥塞问题日益突出,确保网络无损难度加大,网络0.1%的丢包率将导致上层应用算力性能只能发挥50%;

RDMA网络技术已是大势所趋,但在进一步普及过程中缺乏兼容互通,灵活开放的端到端方案,造成在数据中心大规模高效部署RDMA网络有很高的技术门槛。

xFusion50是云脉芯联成功自主研发的第一款产品,也是国内首款实现包括支持端到端拥塞控制完整RDMA功能的DPU产品,xFusion50基于硬件实现的可编程拥塞控制算法能够有效避免网络拥塞,充分发挥RDMA技术的低延迟和高性能,支持云计算、高性能计算、AI、存储集群全场景部署。

云脉芯联创始人&总裁吴吉朋表示:“云脉芯联自去年5月成立以来,坚持以‘专注用户,引领创芯’为核心理念,在产品研发上以用户需求为导向不断砥砺创新。xFusion50的成功面市可有效帮助用户降低部署RDMA网络的技术门槛,实现高带宽、低延迟的高性能集群组网,全面提升算力集群整体效能。为不断满足用户对多场景算力卸载和高性能网络的需求,云脉芯联下一代高性能DPU芯片的研发也在有序进行中,不久即将面世,敬请期待。”

xFusion50产品核心亮点

支持可编程拥塞控制算法

可编程拥塞控制算法是实现端到端无损网络的关键技术,xFusion50不仅能支持业界主流的拥塞控制算法,还可以通过开放可编程的底层网络接口,可根据客户的组网特点和上层业务的需求,灵活支持多种拥塞控制算法,最大化业务的流量吞吐。

通过自主研发HyperDirect技术支持GPU Direct RDMA

为跨计算节点的GPU实现远程内存直接访问,跳过CPU以降低时延、提升带宽,提升分布式异构算力集群的整体效能。

支持网络/存储全场景卸载加速

支持vSwitch全卸载,实现云上VPC网络全功能;支持存储卸载,对接分布式存储NVMe-oF(TCP/RDMA),充分释放宿主机CPU资源。并通过支持VirtIO实现弹性网络和弹性存储,满足云上用户无缝迁移和快速恢复的业务诉求。

xFusion50产品适用场景及解决方案

高性能集群场景

AI、HPC、分布式存储等高性能集群场景中,对节点间的数据处理与通信有着低时延和高吞吐的诉求,xFusion50支持基于以太网的RDMA组网和可编程拥塞控制算法,实现高性能场景对低时延和高吞吐的需求,并配合云脉芯联提供的xsc-easy-bench可大幅提升业务上线调试效率。

云计算场景

传统云计算架构基于CPU的软件虚拟化技术提供IaaS业务,大量CPU资源被用于处理与租户业务无关的hypervisor层,租户与云hypervisor共享CPU,租户业务容易被管理业务影响,造成抖动。xFusion50为云计算场景提供了一种基于裸金属云的基础设施架构,将hypervisor层卸载到xFusion50上,可满足虚拟机、裸金属、容器多种云上资源供给,并提供网络/存储加速功能,兼顾灵活性与高性能。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

8位单片机在嵌入式设计领域已经成为半个多世纪以来的主流选择。尽管嵌入式系统市场日益复杂,8位单片机依然不断发展,积极应对新的挑战和系统需求。如今,Microchip推出的8位PIC®和AVR®单片机系列,配备了先进的独立...

关键字: 单片机 嵌入式 CPU

上海2025年8月15日 /美通社/ -- 在数字化转型浪潮与数据安全需求的双重驱动下,澜起科技今日重磅推出第六代津逮® 性能核 CPU (以下简称 C6P )。这款融合突破性架构、全栈兼容性与芯片级安全防护的高性能服...

关键字: CPU BSP 数字化 AI

采用分离式架构,充分利用主机 CPU 和 PCIe® 基础设施,克服传统存储瓶颈

关键字: CPU 数据中心 服务器

受生成式 AI 驱动, RISC-V 芯片市场快速发展。预计到2030年,RISC-V SoC出货量将达到1618.1亿颗,营收将达到927亿美元。其中,用于AI加速器的RISC-V SoC出货量将达到41亿颗,营收将达...

关键字: RISC-V CPU AI CUDA ARM 推理

7月21日消息,“全球最佳游戏CPU”锐龙7 9800X3D自去年11月上市以来,价格一直比较坚挺,前期还经常处于缺货状态。

关键字: CPU GPU

人工智能 (AI) 正在以惊人的速度发展。企业不再仅仅是探索 AI,而是积极推动 AI 的规模化落地,从实验性应用转向实际部署。随着生成式模型日益精简和高效,AI 的重心正从云端转向边缘侧。如今,人们不再质疑边缘 AI...

关键字: 人工智能 CPU GPU

CPU通过将代码转换为机器语言、通过指令集架构(ISA)识别代码、以及利用控制单元(CU)和算术逻辑单元(ALU)执行代码这三种主要方式来认识代码。CPU首先将编写的高级语言代码通过编译器转换为低级语言,即机器语言,这是...

关键字: CPU 机器语言

RISC-V生态的快速发展源于业界对这一开放指令集体系结构的共同信念,然而其发展并非一帆风顺。企业在推广RISC-V时面临诸多现实问题,包括来自客户客户的质疑、与Arm的差异化价值、软件移植的难度等等。但这些挑战正在逐步...

关键字: RISC-V CPU 香山 昆明湖 IP AI

7月17日,第五届RISC-V中国峰会在上海召开。作为开源指令集架构的创新典范,RISC-V正重构全球芯片产业格局。峰会上,达摩院玄铁提出构建以RISC-V为核心的高性能应用基座,通过DSA扩展、全栈优化和软硬件协同设计...

关键字: RISC-V 达摩院 玄铁 CPU
关闭