第一代1nm芯片何时来袭 ，谁才是最终的芯片王者？

芯片越来越精微，很多人认为摩尔定律未来不久就会时效。不过，芯片厂商仍然在不断探索物理世界的极限，从 3nm 工艺到 2nm 工艺，从 2nm 工艺到 1.4nm 工艺，再从 1.4nm 工艺到 1nm 工艺，后者被视为摩尔定律的物理极限。

从目前的芯片制程技术上来看，1nm(纳米)确实将近达到了极限!为什么这么说呢?芯片是以硅为主要材料而制造出来的，硅原子的直径约0.23纳米，再加上原子与原子之间会有间隙，每个晶胞的直径约0.54纳米(晶胞为构成晶体的最基本几何单元)!1纳米只有约2个晶胞大小。

纳米也属于长度单位，可能很多人不了解它到底有多小?毫米(mm)、厘米(cm)、米(m)大家都比较熟悉，10mm=1cm，100cm=1m，1mm=1/1000m。单位长度由大到小排列依次为：米(m)、分米(dm)、厘米(cm)、毫米(mm)、微米(μm)、纳米(nm)，1m=1000mm，1mm=1000μm，1μm=1000nm，即1nm=10^-9m，相当于1米平均分成10亿份!每一份为1nm。

XX nm制造工艺是什么概念?

芯片的制造工艺常常用90nm、65nm、40nm、28nm、22nm、14nm来表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工艺。现在的CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于他们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。

所谓的XX nm其实指的是，CPU上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管——Intel曾经宣称将栅长从130nm减小到90nm时，晶体管所占面积将减小一半;在芯片晶体管集成度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。

今年的苹果秋季新品发布会上发布了iPhone14系列，首次采用一代两款芯片的方式，仅iPhone 14 Pro 版搭载了全新A16仿生芯片，采用4纳米工艺，160亿个晶体管，该6核CPU领先比竞争对手快40%;但不是传闻中的3nm，各方面性能也没有明显提升，被吐槽挤牙膏。

而在近日，又有了最新的爆料，据《经济日报》公布的一份来自摩根士丹利的报告称，苹果计划在2024年，也就是在iPhone 16系列上将会采用台积电技术的3nm制程工艺芯片。按照相关规划，iPhone 16和iPhone 16 Plus可能使用第一代3nm制程，16 Pro系列则跳到更省电的第二代3nm制程。

据传苹果将使用台积电的第二代3nm工艺量产M3和A17仿生，这两款芯片预计将在明年推出，但苹果有可能将 A18 仿生的新制造工艺保留到2024年。当然，这一切都取决于台积电是否能继续每月生产足够数量的晶圆而不遇到生产障碍，因为高通和联发科等客户也希望将该技术用于他们自己的移动芯片。这样一来，难道明年的iPhone 15难道都不值得期待了吗?大家怎么看呢?

值得注意的是，据国外媒体报道，在分析师的追踪报告显示iPhone 14 Pro和Pro Max的产量低于需求，导致发货时间延长之后，苹果也在官网披露主要代工厂的生产受到了影响，产量大幅降低，用户将经历更长的等待时间，才能收到他们的新产品。

据台湾《工商时报》报道，继竹科 2nm 厂之后，台积电将启动先导计划，预计最新 2nm 以下(1nm)制程拟落脚新竹科学园区辖下的桃园龙潭园区。

对此，竹科管理局长王永壮回应称，关于个别厂商布局情况，在厂商宣布之前不便透露，但单纯以龙潭园区来说，第一期事业专用区用地已差不多满了，第二期主要规划为公园、绿地开放空间，未来若有新厂想要进驻、设厂，确实要展开第三期基地评估规划工作。按照这个情况，台积电已经为 1nm 做规划了，正式量产 1nm 工艺可能要到 2027 年去了。

而要量产 1nm 工艺，更先进的下一代 EUV 光刻机就成为了重中之重。据悉，ASML 的下一代 EUV 光刻机试验型号最快明年出货，2025 年后正式量产，这基本在台积电的节奏之中。不过，这种 EUV 光刻机的售价将达到 4 亿美元以上。若摩尔定律不死，2028年实现1nm的芯片，但之后就是数字的游戏了根据摩尔定律，晶圆管的密度每18个月就会增加一倍，因此性能也就翻了一番。

在过去的几十年里，摩尔定律一直在发展，但到了7nm之后，这种规律就被打破了，比如5nm和3nm的发展速度就会大大降低，这也是为什么摩尔定律已经失效的原因。然而，比利时的IMEC却公布了一份最新的芯片生产技术路线图，上面写着2036年的0.2nm制程，表明芯片的生产将继续遵循摩尔定律。

从2024年到2024年，A14到1.4nm,2028年到1nm,2036年，N3到0.2nm。同时，晶圆管的技术也在不断的发展，从FinFET开始，到了2nm,GAAFET就变成了CFET。但是，请注意我上方的绿色方块，这是MP金属栅极间距，它是用来表示晶体管密度的。

从1nm开始，它的体积就会越来越小，到了1nm的时候，已经达到了16nm，但无论技术如何进步，它的性能都停留在16nm到12nm之间。也就是说，不管是1纳米、0.5纳米、0.2纳米，晶体管的密度都不会有太大的改变。其实，先前就有科学家说过，到了1nm以后，量子隧道效应就有可能导致半导体的失效，所以1nm以后，这种MP金属栅极间距就没有变化了。