数模接地层时，如何解决谐波干扰的问题？（含设计图）

以下内容中，小编将对数模接地层时如何解决干扰谐波的技术方案进行着重介绍和阐述，希望本文能帮您增进对干扰谐波解决方法的了解，和小编一起来看看吧。

一、谐波干扰是什么

在整流回路中，输入电流的波形为不规则的矩形波，波形按傅立叶级数分解为基波和各次谐波，其中的高次谐波将干扰输入供电系统。在逆变输出回路中，输出电流信号是受PWM载波信号调制的脉冲波形，对于GTR大功率逆变元件，其PWM的载波频率为2～3KHZ，而IGBT大功率逆变元件的PWM最高载频可达15KHZ。同样，输出回路电流信号也可分解为只含正弦波的基波和其他各次谐波，而高次谐波电流对负载直接干扰。另外，高次谐波电流还通过电缆向空间辐射，干扰邻近电气设备。

二、数模接地层如何解决谐波干扰

在高性能采样数据系统中，应使用低相位噪声振荡器产生ADC（或DAC）采样时钟，采样时钟抖动干扰模拟输入/输出信号，并提高噪声和失真的严重度。采样时钟发生器应与高噪声数字电路隔离开，同时接地并去耦至模拟接地层，与处理运算放大器和ADC一样。采样时钟抖动对ADC信噪比(SNR)的影响可用以下公式近似计算：

唯一的噪声源来自均方根采样时钟抖动tj。注意，以上公式中的f是模拟输入频率。通过简单示例可知，如果tj = 50 ps rms，f = 100 kHz，则SNR = 90 dB，相当于约15位的动态范围。时钟抖动对SNR的这一影响在教程MT-007中有详细论述。不过，在大多数高性能ADC中，内部孔径抖动与采样时钟上的抖动相比可以忽略。 理想情况下，采样时钟振荡器应参考分离接地系统中的模拟接地层。不过由于系统限制，此方法未必可行。许多情况下，采样时钟必须从数字接地层上产生的更高频率、多用途系统时钟获得，接着必须从数字接地层上的原点传递至模拟接地层上的ADC。两层之间的接地噪声直接添加到时钟信号，并产生过度抖动。抖动可造成信噪比降低，还会产生干扰谐波。

通过使用上图所示的小RF变压器或高速差分驱动器和接收机IC，发射采样时钟信号作为差分信号，可在某种程度上解决此问题。许多高速ADC具有差分采样时钟输入，更便于采用此方法。如果使用有源差分驱动器和接收机，应选择ECL、低电平ECL或LVDS，从而将相位抖动降至最低。在+5 V单电源系统中，ECL逻辑可连接在地与+5 V (PECL)电源之间，并将输出交流耦合至ADC采样时钟输入。不管是哪种情况，原始主系统时钟必须从低相位噪声振荡器产生，而不是DSP、微处理器或微控制器的时钟输出。

以上便是小编此次带来的有关数模接地层时如何解决干扰谐波的技术方案的全部内容，十分感谢大家的耐心阅读，想要了解更多相关内容，或者更多精彩内容，请一定关注我们网站哦。