28nm到14nm工艺代沟，全耗尽硅技术如何弥补？
时间：2012-07-10 14:07:37
手机看文章
扫描二维码
随时随地手机看文章
[导读]今日的半导体行业正在经历着若干充满挑战性的转型过程，不过这也为Soitec为市场与客户创造新增加值带来了巨大机遇。随着传统的CMOS技术的日薄西山——这一点从28nm巨大产量与20nm缺乏吸引力的规格与成本就可以看出，
今日的半导体行业正在经历着若干充满挑战性的转型过程，不过这也为Soitec为市场与客户创造新增加值带来了巨大机遇。随着传统的CMOS技术的日薄西山——这一点从28nm巨大产量与20nm缺乏吸引力的规格与成本就可以看出，整个半导体产业的发展方向正在转向全耗尽晶体管架构。
然而，如果FinFET和其他全耗尽多栅架构只能从14nm开始供货的话，在这之前我们又应当怎样应对呢？早在数年之前，Soitec及其合作伙伴就在开展紧密合作，针对这种技术代沟与时间差，在正确的时间以正确的成本效益方式开发正确的解决方案。
在经过与行业生产与设计合作伙伴的密切合作与不懈努力后，Soitec终于开发出能够弥合技术代沟的先进晶圆基板产品。Soitec的晶圆包括两种全耗尽方式：平面(2D)与三维(3D，包括FinFET与其他多栅器件)。通过在晶圆架构内预集成具备关键属性的晶体管，Soitec的产品能帮助客户答复提高产品的质量，加快上市时间并简化制造工艺，从而带来成本更低，质量更好的系统级芯片(SoC)。
在此基础上，运用其FD-2D和FD-3D产品线，Soitec的全耗尽发展蓝图更为全行业提供了一条从28nm节点向成本、功耗以及性能更具优势的10nm及以下工艺的快捷、低成本的过渡解决方案。
低成本、高性能和高能效对于智能手机与平板电脑的生产商而言尤其重要。数据显示，Soitec晶圆在整个生产工艺中所节约的成本要超过晶圆本身成本的增加量。Soitec提出的方案尤其适合于对成本有苛刻要求的大量生产。
由于在bulkCMOS技术基础上实现28nm节点比预期的更加困难，因此20nm节点就愈加捉襟见肘。在产量、成本、功耗以及性能等诸多指标上与行业对下一代技术的期待相差甚远。
Soitec的FD-2D晶圆产品线提供了一种从28nm节点开始就能逐步向全耗尽硅技术推进的独特平面解决方案途径，从而解决了上述技术进步难题。通过平面FD技术(常被称为FD-SOI)，芯片制造商们将能够在14nm节点技术条件下继续沿用他们已有的平面设计与工艺技术，从而制造出更便宜、更大量、更优性能、更省功耗的芯片。
运用该技术，生产商们可运用同样的生产工具与生产线，以及极其相似的生产步骤(只不过步骤更少)来展开生产活动。与传统工艺技术相比，在28nm节点条件下，采用FD-2D晶圆的芯片能够节约最多40%的功耗，而经设计优化后，运用了这些芯片的处理器的最大峰值性能则能够提升40%乃至更多，并能凭借超低供电(低于-0.7V)维持优异性能，因此许多超低功耗运行的移动设备才得以实现。
从晶圆来看，硅材质的均匀厚度对于确保产品性能是极端重要的。凭借Soitec公司“SmartCut”固有的精湛工艺，300mm晶圆顶层硅厚度均匀性达到3.2埃米——其难度相当于在芝加哥到旧金山这么远的距离内，将厚度均匀性控制在5mm。
在最顶层硅膜和下边的硅制基板中间埋有一层超薄氧化埋层(BOX)，在28nm节点工艺中，这层超薄氧化膜的厚度为25nm。下几代技术甚至有可能运用更薄的埋层——达到10nm，让移动设备用平面晶体管达到14nm。
除了所有与功耗与性能相关的改进因素外，芯片制造厂商在采用2D-FD晶圆制造器件所考虑的另一个重要因素是更低成本的系统级芯片。FinFET和其他的多栅(即所谓3D)器件架构能够大幅改进成本、功耗和性能。然而，正如一切重大技术进步所经历的过程一样，前途是光明的，但道路是曲折的。
Soitec的FD-3D产品线是针对20nm节点技术而开发的。它的出现为上述技术进步展现了一条康庄大道，加速了3D架构的推出并减少了时间与投资成本。由于Soitec的FD-3D的硅基板极大地简化了晶体管的制作工艺，专家估计这将比采用传统bulk硅基板缩短一年的技术开发时间。
与使用传统bulk硅基板原始晶圆相比，Soitec的FD-3D晶圆能减少FinFET制造过程中的高难度步骤，降低资本开支与运营费用，并能够提高产量并最终降低产品成本。一般说来，Soitec的产品能减少四个平面印刷步骤与超过55个工艺步骤。
采用“鳍片优先”的方式，芯片制造商可以依据顶层硅膜来预定义鳍片高度，氧化物层则提供了良好的绝缘。这种结构能够实现卓越的流程变量控制：由于不需要沟道掺杂以及鳍片高度与轮廓得到更好控制，因此所有晶体管的电学行为都更接近于名义值。
除了简化生产外，Soitec的FD-3D晶圆还比传统的bulk硅晶圆降低静电泄漏(得益于绝缘体埋层)，在芯片级别改善提升单位面积的功率/性能平和。此外最重要的是，由于芯片在极低的电压条件下运行，因此能够节约大量功耗。
通过FD-3D晶圆所带来的工艺简化，Soitec能够帮助企业减少研发投入，缩短FinFET产品的上市时间。在制造模式向FinFET演化的过程中，工艺简化所带来的好处将进一步带来持续的成本与时间周期上的效益，降低在SoitecFD-3D基础上的系统级芯片的成本。
Soitec同样正在积极致力于提升硅基与其他材质基板上的晶体管性能。与此同时，为了继续推动硅CMOS的发展，Soitec还将会把“应变硅”投入到其FD-2D和FD-3D产品当中，保守预计2014年前可以投入生产。拥有这项技术，Soitec便可以在芯片制造过程中，修改制造晶体管的原材料，即硅层的晶状结构，从而显著提高了电子的迁移率和晶体管与处理器的峰值性能。
从长远来看，整个半导体制造业为了引进低于14nm的工艺节点技术，纷纷对各种CMOS新技术进行研究。这其中就包括类似锗金属或是III-V族等高迁移率的材料，还有新的晶体管架构譬如纳米纤维。Soitec积极参与各种研发项目并且拥有很多与合作伙伴共同创建的研发项目，借此来改善工艺，提供市场最需要的产品。
不仅如此，为了实现行业规划目标，Soitec正在通过内部以及外部合作研发项目，实现芯片从300mm到450mm的转变。届时，FD-2D和FD-3D芯片都可扩大到450mm。
作者：SteveLongoria
Soitec全球业务发展部资深副总裁
然而，如果FinFET和其他全耗尽多栅架构只能从14nm开始供货的话，在这之前我们又应当怎样应对呢？早在数年之前，Soitec及其合作伙伴就在开展紧密合作，针对这种技术代沟与时间差，在正确的时间以正确的成本效益方式开发正确的解决方案。
在经过与行业生产与设计合作伙伴的密切合作与不懈努力后，Soitec终于开发出能够弥合技术代沟的先进晶圆基板产品。Soitec的晶圆包括两种全耗尽方式：平面(2D)与三维(3D，包括FinFET与其他多栅器件)。通过在晶圆架构内预集成具备关键属性的晶体管，Soitec的产品能帮助客户答复提高产品的质量，加快上市时间并简化制造工艺，从而带来成本更低，质量更好的系统级芯片(SoC)。
在此基础上，运用其FD-2D和FD-3D产品线，Soitec的全耗尽发展蓝图更为全行业提供了一条从28nm节点向成本、功耗以及性能更具优势的10nm及以下工艺的快捷、低成本的过渡解决方案。
低成本、高性能和高能效对于智能手机与平板电脑的生产商而言尤其重要。数据显示，Soitec晶圆在整个生产工艺中所节约的成本要超过晶圆本身成本的增加量。Soitec提出的方案尤其适合于对成本有苛刻要求的大量生产。
由于在bulkCMOS技术基础上实现28nm节点比预期的更加困难，因此20nm节点就愈加捉襟见肘。在产量、成本、功耗以及性能等诸多指标上与行业对下一代技术的期待相差甚远。
Soitec的FD-2D晶圆产品线提供了一种从28nm节点开始就能逐步向全耗尽硅技术推进的独特平面解决方案途径，从而解决了上述技术进步难题。通过平面FD技术(常被称为FD-SOI)，芯片制造商们将能够在14nm节点技术条件下继续沿用他们已有的平面设计与工艺技术，从而制造出更便宜、更大量、更优性能、更省功耗的芯片。
运用该技术，生产商们可运用同样的生产工具与生产线，以及极其相似的生产步骤(只不过步骤更少)来展开生产活动。与传统工艺技术相比，在28nm节点条件下，采用FD-2D晶圆的芯片能够节约最多40%的功耗，而经设计优化后，运用了这些芯片的处理器的最大峰值性能则能够提升40%乃至更多，并能凭借超低供电(低于-0.7V)维持优异性能，因此许多超低功耗运行的移动设备才得以实现。
从晶圆来看，硅材质的均匀厚度对于确保产品性能是极端重要的。凭借Soitec公司“SmartCut”固有的精湛工艺，300mm晶圆顶层硅厚度均匀性达到3.2埃米——其难度相当于在芝加哥到旧金山这么远的距离内，将厚度均匀性控制在5mm。
在最顶层硅膜和下边的硅制基板中间埋有一层超薄氧化埋层(BOX)，在28nm节点工艺中，这层超薄氧化膜的厚度为25nm。下几代技术甚至有可能运用更薄的埋层——达到10nm，让移动设备用平面晶体管达到14nm。
除了所有与功耗与性能相关的改进因素外，芯片制造厂商在采用2D-FD晶圆制造器件所考虑的另一个重要因素是更低成本的系统级芯片。FinFET和其他的多栅(即所谓3D)器件架构能够大幅改进成本、功耗和性能。然而，正如一切重大技术进步所经历的过程一样，前途是光明的，但道路是曲折的。
Soitec的FD-3D产品线是针对20nm节点技术而开发的。它的出现为上述技术进步展现了一条康庄大道，加速了3D架构的推出并减少了时间与投资成本。由于Soitec的FD-3D的硅基板极大地简化了晶体管的制作工艺，专家估计这将比采用传统bulk硅基板缩短一年的技术开发时间。
与使用传统bulk硅基板原始晶圆相比，Soitec的FD-3D晶圆能减少FinFET制造过程中的高难度步骤，降低资本开支与运营费用，并能够提高产量并最终降低产品成本。一般说来，Soitec的产品能减少四个平面印刷步骤与超过55个工艺步骤。
采用“鳍片优先”的方式，芯片制造商可以依据顶层硅膜来预定义鳍片高度，氧化物层则提供了良好的绝缘。这种结构能够实现卓越的流程变量控制：由于不需要沟道掺杂以及鳍片高度与轮廓得到更好控制，因此所有晶体管的电学行为都更接近于名义值。
除了简化生产外，Soitec的FD-3D晶圆还比传统的bulk硅晶圆降低静电泄漏(得益于绝缘体埋层)，在芯片级别改善提升单位面积的功率/性能平和。此外最重要的是，由于芯片在极低的电压条件下运行，因此能够节约大量功耗。
通过FD-3D晶圆所带来的工艺简化，Soitec能够帮助企业减少研发投入，缩短FinFET产品的上市时间。在制造模式向FinFET演化的过程中，工艺简化所带来的好处将进一步带来持续的成本与时间周期上的效益，降低在SoitecFD-3D基础上的系统级芯片的成本。
Soitec同样正在积极致力于提升硅基与其他材质基板上的晶体管性能。与此同时，为了继续推动硅CMOS的发展，Soitec还将会把“应变硅”投入到其FD-2D和FD-3D产品当中，保守预计2014年前可以投入生产。拥有这项技术，Soitec便可以在芯片制造过程中，修改制造晶体管的原材料，即硅层的晶状结构，从而显著提高了电子的迁移率和晶体管与处理器的峰值性能。
从长远来看，整个半导体制造业为了引进低于14nm的工艺节点技术，纷纷对各种CMOS新技术进行研究。这其中就包括类似锗金属或是III-V族等高迁移率的材料，还有新的晶体管架构譬如纳米纤维。Soitec积极参与各种研发项目并且拥有很多与合作伙伴共同创建的研发项目，借此来改善工艺，提供市场最需要的产品。
不仅如此，为了实现行业规划目标，Soitec正在通过内部以及外部合作研发项目，实现芯片从300mm到450mm的转变。届时，FD-2D和FD-3D芯片都可扩大到450mm。
作者：SteveLongoria
Soitec全球业务发展部资深副总裁
下载文档
