联电在先进材料与组件研发方面获得重要的成果

【导读】联电在先进材料与组件研发方面获得重要的成果       联电在2006超大规模集成电路技术会议中，针对先进材料与组件研发提案报告其重要研究成果。     这些重要发现主要针对半导体组件微小化，其中包括在先进镍-全金属硅化闸极技术上简易有效地强化MOSFET效能的方法、采用新锗化硅材料在p-MOSFET上获得较高的迁移率通道与较佳的效能、以及透过在嵌入式源极／闸极上使用应变锗化硅，创造浅层接面创新方法。       联电在会议中提出数项重要发现，大多集中在如何跨越晶体管效能微小化的技术鸿沟，包括在电闸极、通道材料以及浅层接面微小化的方法上。       在电闸极方面，在镍-全金属硅化闸极上使用独一无二的应变工程技术来达到强化效能的成果，在面对未来需要用到特殊材质与复杂制程挑战上，全金属硅化闸极被认为是目前多晶硅电闸极与未来双功函数金属闸极间最令人期待的转折点，只要在一般全金属硅化制程中将两个步骤的顺序倒转，独特的包覆全金属硅化闸极架构就能在NMOS中提高10%的驱动电流，此闸极架构中与其它应力层之间的互动与效能数据也在这次会议中提出。       联电在会议中同时也提到使用替代材料的话题，举例来说，锗化硅或锗可以取代MOSFET通道中的硅，以协助CMOS晶体管微小化，联电的工程师同时也展示了随着次世代高效能p-MOSFET问世，经仔细运算在晶圆平面及特殊方向上布置上令人期待的锗化硅通道，可使制成之p-MOSFET产生高达48%的驱动电流增益，这是前所未有的成就。除此之外，当(110)锗化硅通道p-MOSFET进一步与压缩应力覆盖层结合，(110)锗化硅信道p-MOSFET则能将驱动电流改善提升至80%，充分展示了这项组件架构令人期待的优势。       在接面微小化方面，这次会议中也展示了一个独特的超浅接面组件结构，配有扩散阻障层及含硼的锗化硅(SiGe:B)应变层之p-MOSFET，即使在过热处理之下，嵌入式扩散阻障层仍能有效地压抑硼过度扩散，因此产生了绝佳的短通道控制效果，此项方法能帮助超浅接面成型并且可以减少30%的接面深度，另外能同时在仅使用传统活化制程的情况下，维持较低的源极／汲极延伸区电阻，此项组件架构可与其它迁移率强化技术兼容使用，此项研究中也特别强调效能结合数据的呈现。