模拟前沿资讯 - 21ic电子网

联电尔必达力成合攻3D IC

联电（2303）、尔必达（Elpida）及力成（6239）昨（21）日宣布，三方将结合在三维（3D）IC的设计、制造与封装等优势，投入开发整合逻辑芯片及动态随机存取内存（DRAM）的3D IC完整解决方案，并导入联电的28奈米制程生

模拟
2010-06-22

联电尔必达 IC DRAM
联电：3D IC会全面扩及各应用拼完整解决方案

晶圆代工业者联电(2303)执行长孙世伟于今(21)日表示，联电将以自身在先进逻辑制程上的技术优势，与日商Elpida、力成(6239)等两大业者在3D IC领域上进行广泛的技术合作，且预计会以TSV(Through-Silicon Via,直通硅晶穿

模拟
2010-06-22

制程技术 PID 联电 IC
以测试工序提高SRAM制造误差容限，东京大学与STARC开发

对晶体管制造误差导致的SRAM工作不稳定性，在芯片制造后的测试工序上加以改善的方法，由东京大学研究生院工学系研究科电气系工学专业副教授竹内健的研究小组与日本半导体理工学研究中心（STARC）联手开发成功。该项成

模拟
2010-06-22

晶体管 ST SRAM RC
东芝等开发出三维FPGA，将SRAM层积在逻辑IC上使芯片面积减半

东芝在半导体制造技术相关国际会议“2010 Symposium on VLSI Technology”上宣布，其与日本CovalentMaterials、美国Tier Logic Inc.以及TeiTechnology共同在CMOS逻辑电路上以非晶硅TFT技术实现了SRAM的三维积层，即“

模拟
2010-06-22

FPGA 芯片东芝 SRAM
东京大学等在厚度不到10μm的晶圆上形成FeRAM和逻辑电路

东京大学在半导体制造技术国际会议“2010 Symposium on VLSITechnology”上宣布，该公司与富士通微电子（现富士通半导体）、大日本印刷、富士通研究所以及迪思科（Disco）共同在厚度降至10μm以下的半导体晶圆上形成

模拟
2010-06-22

晶圆金属 RAM 逻辑电路
Cadence宣布与台积电在28奈米先进制程最新合作

益华计算机(Cadence)宣布其TLM (transaction-level modeling) 导向设计与验证、 3D IC 设计实现，以及整合 DFM 等先进 Cadence 设计技术与流程，已经融入台积电(TSMC)设计参考流程11.0版中。同时 Cadence也宣布支持

模拟
2010-06-22

先进制程台积电 LM CADENCE
联电与力成及尔必达28奈米TSV技术合作最快2012年量产

晶圆代工大厂联电(2303-TW)今天与DRAM模块厂力成(6239-TW)日本尔必达(Elpida)(6665-JP)共同宣布针对包括28奈米先进制程直通硅晶穿孔(TSV)整合技术进行合作。联电执行长孙世伟表示，有鉴于摩尔定律的成长已经趋缓

模拟
2010-06-21

联电尔必达 IC DRAM
签订3D IC技术合约蔡笃恭：技术到位后自然有市场需求

力成董事长蔡笃恭今日表示，只要3D IC的TSV技术率先达成熟阶段，市场需求自然会浮现。(巨亨网记者蔡宗宪摄) 日本DRAM晶圆大厂尔必达(6665-JP)，台湾晶圆代工大厂联电(2303-TW)以及DRAM封测大厂力成(6239-TW)今(21

模拟
2010-06-21

联电尔必达 IC DRAM
联电、尔必达、力成宣布连手开发TSV 3D IC技术

随着半导体微缩制程演进，3D IC成为备受关注的新一波技术，在3DIC时代来临下，半导体龙头大厂联华电子、尔必达(Elpida)和力成科技将于21日，一起召开记者会对外宣布共同开发硅穿孔(TSV)3D IC制程。据了解，由联电以逻

模拟
2010-06-21

内存联电尔必达 IC
力晶首季销售激增逾8成跃居全球第5大DRAM供应商

研究机构iSuppli表示，力晶2010年首季销售季成长81%，已跃居全球第5大DRAM供应厂。全球DRAM产业首季营收比前1季成长8.8%，根据iSuppli的资料，前5大DRAM厂约占全球整体DRAM产业营收的91%，前2大厂三星电子(SamsungEl

模拟
2010-06-21

三星电子海力士 ISUPPLI DRAM
海力士：无锡封测厂可月产1亿颗1GB DRAM

全球第2大内存制造商HynixSemiconductorInc.17日宣布，该公司已与大陆厂商无锡太极实业(WuxiTaijiIndustryCo.)合作在江苏省无锡市建成第二座内存厂房，名称为「高科技半导体封装测试公司(HitechSemiconductorPackage

模拟
2010-06-21

海力士 NI GB DRAM
Cadence扩大与台积电合作　推进28奈米

益华(Cadence)拓展与台积电合作范围，宣布支持台积电模拟／混合讯号(Analog/Mixed-Signal)设计参考流程1.0版，以实现28奈米制程技术。另一方面，TLM(Transaction-Level Modeling)导向设计与验证、3D IC设计实现以及整

模拟
2010-06-21

模拟台积电 SIP CADENCE
茂德63奈米试产成功　将引进3~5家策略联盟伙伴

茂德宣布成功在中科12吋晶圆厂试产尔必达(Elpida)的63奈米1Gb容量DDR3产品，预计8月开始会大量导入63奈米制程，年底前拉至3.5万片水平，同时预计在2011年下半导入45奈米制程，届时考虑将12吋晶圆厂的产能扩充至8万片

模拟
2010-06-21

晶圆厂 PC MOBILE 尔必达
台积电采用TLM导向设计与验证、3D IC设计与完善整合DFM功能

益华计算机(Cadence)宣布，TLM (transaction-level modeling)导向设计与验证、3D IC设计实现以及整合DFM等先进CadenceR设计技术与流程，已经融入台积电设计参考流程11.0版中。 Cadence的技术有助于28奈米TLM到GD

模拟
2010-06-21

台积电 IC设计 DFM LM
热点遭冷遇？本土IC企业如何挑战高门槛市场

“健康”、“环保”是近年全球媒体报道中最热门的关键词之一，而这些热点概念背后是巨大的产业商机，具体到电子行业而言包括家用及便携医疗电子设备、低功耗节能技术，如智能电表等等。在首届深

模拟
2010-06-21

高精度 SoC ADC IC

首页上一页 1271 1272 1273 1274 1275 1276 1277 1278 1279 1280 下一页尾页

发布文章

模拟

联电尔必达力成合攻3D IC

联电：3D IC会全面扩及各应用拼完整解决方案

以测试工序提高SRAM制造误差容限，东京大学与STARC开发

东芝等开发出三维FPGA，将SRAM层积在逻辑IC上使芯片面积减半

东京大学等在厚度不到10μm的晶圆上形成FeRAM和逻辑电路

Cadence宣布与台积电在28奈米先进制程最新合作

联电与力成及尔必达28奈米TSV技术合作最快2012年量产

签订3D IC技术合约蔡笃恭：技术到位后自然有市场需求

联电、尔必达、力成宣布连手开发TSV 3D IC技术

力晶首季销售激增逾8成跃居全球第5大DRAM供应商

海力士：无锡封测厂可月产1亿颗1GB DRAM

Cadence扩大与台积电合作　推进28奈米

茂德63奈米试产成功　将引进3~5家策略联盟伙伴

台积电采用TLM导向设计与验证、3D IC设计与完善整合DFM功能

热点遭冷遇？本土IC企业如何挑战高门槛市场

活动预告

论坛

相关标签

课程视频