Cadence频祭杀手锏 EDA业者战况升级

在当前可编程逻辑厂商谋求从可编程逻辑芯片供应商向可编程逻辑系统商的转型的阶段，对EDA工具供应商的要求将更高，如集成化和系统化程度越来越高、逻辑设计功能日趋复杂、对软硬件验证流程效率有高度的要求等。鉴于日益升温的FPGA市场，EDA业者加码布局，加速FPGA设计进程、提高验证效率，帮助广大工程师在短时间内进行准确无误的设计。

FPGA市场需求急升 Cadence频祭杀手锏

可编程逻辑厂商本身需要涵盖的内部EDA工具开发流程主要是保障FPGA用户从RTL设计开始，进行基于特定器件的逻辑综合、布局布线和下载的过程，这一段流程与器件工艺紧密相关。

Cadence公司主要致力于解决客户在面向日益复杂的可编程逻辑设计过程中所遇到的设计效率、质量控制方面的挑战，以及复杂软硬件系统功能验证的完备性难题。

事实上，Cadence公司一直以来都提倡“开放式合作”。通过“开放式合作”的形式，众多用户都在使用Cadence的高阶综合工具来提升设计效率和质量，并借助其最完备的功能验证解决方案来确保设计的正确性。

Cadence系统设计与验证平台中国区产品经理敬伟透露，Cadence已经为IBM、Bosch、Fujitsu、Cisco、Ericsson、Huawei等国际行业巨头提供相关专业方案服务。

需要特别提出的是，业界最大的可编程逻辑器件供应商Xilinx公司借助于Cadence公司的完备虚拟原型系统，验证解决方案和方法学在业界率先推出了Zynq-7000 Extensible Processing Platform。敬伟表示，这种新型可扩展虚拟平台提高了系统架构、硬件/软件的同步开发效率，比其他厂商提前一年推出相应产品。据统计，使用该工具是传统方法设计速度的5至20倍 。

随着FPGA高度集成化和系统化，逻辑设计的功能日趋复杂，可编程逻辑厂商需要给其用户提供完备的软硬件系统验证解决方案，如早期的虚拟系统原型，高阶综合，可度量的验证管理和计划以及高速的硬件仿真加速平台来确保客户的高端设计能够及时交付。

敬伟强调，随着FPGA在行业中应用领域的不断扩大，对FPGA设计工程师也提出了更高的要求。不仅要求FPGA工程师要掌握从RTL设计、功能仿真、综合，还要熟悉与其他处理器，如ARM等互联系统的设计开发，同时也需要系统掌握FPGA硬件电路设计的规范和流程，尤其是目前先进的Cadence高速PCB设计流程。事实上，为满足FPGA设计新需求、减少多达一半的系统集成时间和软硬件协同开发结合得更加紧密，Cadence公司推出了创新型FPGA System Planner解决方案、用于系统开发的四大基础平台(Cadence Palladium XP验证计算平台、Cadence Incisive验证平台、Cadence快速成型平台和Cadence虚拟系统平台)以及从计划到收敛的验证管理流程(Metric-Driven Verification)和方法学。