栅极电阻加到 3 欧，半桥对面那只管子为什么先开了

 串扰尖峰的幅度常被当成栅极电阻的函数，电阻调大一点，尖峰小一点。这个直觉在 SiC 半桥上方向正好是反的。尖峰等于栅漏电容乘 dv/dt 再乘电阻，而 dv/dt 由对面那只管子的关断速度决定，不由这只管子决定。把电阻往上调，削弱的是受害管自己的泄放能力，抬高的却是它承受的电压。

位移电流走的是栅极回路

一台 100 kW 的 SST 子模块，直流侧 800 V，相电流 125 A，开关频率 20 kHz，桥臂上并的是 1.2 kV/40 mΩ 的 SiC MOSFET。为了把单管开关损耗压在 25 W 附近，关断时间定在 25 ns 左右，对应的 dv/dt 约 50 V/ns。这个速度意味着，半桥里那只正处于关断状态的管子，源漏之间每纳秒抬升 50 V，800 V 在 16 ns 内走完。

抬起来的电压不会老老实实待在漏极上。它要通过栅漏电容 Crss 耦合到栅极。这颗 die 的 Crss 是 27 pF，栅源电容 Cgs 是 2.07 nF，输入电容 Ciss 约 2.1 nF。位移电流按 i = Crss × dv/dt 算，27 pF 乘 50 V/ns 得 1.35 A。1.35 A 不是可以忽略的漏电流，它必须在纳秒级的时间里从栅极回路流出去，而这条路上只有驱动电阻和驱动芯片的下拉管。

选型时被反复引用的是 Ciss，2.1 nF 这个数看着大，似乎能把这 1.35 A 吸住。实际起作用的不是 Ciss 的绝对值，而是 Crss 与 Cgs 的比值。27 pF 对 2.07 nF 是 1.3%，意味着漏极上每跳 100 V，栅极上会被动抬 1.3 V，与驱动电路无关。这个比值的物理含义是电荷分配：位移电荷先在 Crss 与 Cgs 之间按电容反比分开，剩下的才由驱动回路泄放。Ciss 大只是让泄放慢一点，分到栅极上的那份电荷并没有变。

栅极电压因此被抬到 i × Rg。Rg 取 3 Ω，抬升 4.05 V。如果关断时栅极停在 0 V，峰值就是 4.05 V。SiC 的阈值电压在 25 ℃ 下约 2.5 V，结温升到 150 ℃ 会掉到 1.8 V 上下。也就是说，这一瞬间下管是通的，上下管同时导通，直流母线经两只管子短路，电流上升率只受回路那十几纳亨限制。整个过程不报警，不跳闸，只在示波器上留下一段窄脉冲和一次温升。

图 1　半桥串扰路径与位移电流分配（依据原文第 2 节绘制）

尖峰的幅度不由这只电阻定

把 4.05 V 拆开看，1.35 A 由对面那只管子的 dv/dt 决定，Rg 是本管自己的关断电阻。这是两只不同的管子，两个不同的参数，在同一个桥臂上共用一个驱动参数表，于是被当成一件事。

写成式子更清楚：Vpk = Voff + Crss × (dv/dt) × Rg。式中的 dv/dt 属于加害管，Rg 属于受害管，Voff 是关断时栅极的偏置电压。三者里只有 Rg 是可以随手改的，而它出现的位置在乘号右边，改大改小直接缩放尖峰。

把受害管的 Rg 从 3 Ω 调到 5 Ω，同一份 1.35 A 位移电流在更大的电阻上产生 6.75 V，尖峰反而涨了 67%。对面那只管子的 dv/dt 一点没动，因为它由对面自己的 Rg 和米勒平台电压决定。想降低 dv/dt，只能加大加害管的电阻，而加害管在下一个半周期就变成受害管。同一颗器件在两个角色之间来回切换，一个电阻没法同时满足两个方向的要求。

dv/dt 本身也不是自由变量。它由加害管的栅极电流除以 Crss 给出，i_g 等于米勒平台电压减去关断偏置再除以 Rg。125 A 下这颗器件的平台电压约 7 V，Rg 取 3 Ω，i_g 是 3.67 A，除以 27 pF 得到 136 V/ns。这个数比波形上的 50 V/ns 高出一截，原因是 15 nH 的回路电感把上升沿拉平了。两条限制里更慢的那一条决定实际速度。换到低电感封装上，dv/dt 会逼近栅极电流给出的上限，同一套驱动参数就得重算，串扰也会跟着变重。

这就是串扰设计里最容易走错的一步。加大栅极电阻在双脉冲测试台上看起来有效，因为测试时只关心被测管的波形，对面那只管子通常用理想源代替。装到桥臂上，两只真实器件互为加害者，电阻的作用就被抵消掉一半。

图 2　关断电阻同时牵动尖峰与过冲（依据原文第 3 节绘制）

负压买的是四伏余量

关断时把栅极拉到 −4 V，同样的 4.05 V 抬升，峰值落在 +0.05 V，离 150 ℃ 下的 1.8 V 还有 1.75 V 余量。这 4 V 不是控制精度，是一份专门留给串扰的预算，它把整个尖峰曲线往下平移。

负压的代价记在驱动电荷上。这颗器件的 Qg 约 100 nC，栅极摆幅从 15 V 变成 19 V，驱动功率按 Qg × ΔV × f 算，从 30 mW 涨到 38 mW。20 kHz 下这点功率可以忽略，真正要付的是隔离电源多一组负压绕组，以及开通时先把栅极从 −4 V 充到 +15 V 的那段时间。摆幅大了，开通延迟跟着长，死区时间要相应放宽，而死区里电流走体二极管，SiC 的体二极管正向压降接近 4 V，125 A 下就是 500 W 的瞬时损耗。

关断电阻两头都堵

电阻取小，开关快，损耗低，但漏源过冲大。回路杂散电感按 15 nH 估，Rg 取 1 Ω 时关断时间缩到 15 ns，125 A 在 15 ns 内走完，di/dt 是 8.3 A/ns，过冲 Lσ × di/dt 得 125 V。叠在 800 V 母线上是 925 V，占 1200 V 器件耐压的 77%，留给母线波动的空间只剩 275 V。

电阻取大，过冲降到 75 V，占耐压 73%，看着更安全。代价是关断损耗从 15 W 涨到 25 W，单管多烧 10 W，一个子模块四只管子就是 40 W，整机效率掉 0.04 个百分点。同一只电阻还顺带把串扰尖峰从 1.35 V 推到 4.05 V，把余量吃掉 2.7 V。

还有一层常被忽略的偏移：Crss 随温度只涨几个百分点，尖峰几乎不动，阈值却从 2.5 V 掉到 1.8 V。余量最薄的点不在常温测试台上，在满载运行两小时之后。用 25 ℃ 的波形判断余量够不够，等于把最坏情况让掉了 0.7 V。

三个指标挂在同一个旋钮上，这是 SiC 半桥的常态。工程上的做法是分开设开通与关断电阻，关断走小电阻保速度，开通走大电阻压 di/dt 和反向恢复。这能解掉一半问题，解不掉的是受害管那一半，因为它需要的低阻抗只在关断期间存在，而关断期间恰恰是驱动芯片最不愿意持续输出电流的时候。

钳位把两个角色拆开

有源钳位做的事很直接：在关断期间用一只小 MOSFET 把栅极短到负压轨，让位移电流绕过驱动电阻。钳位管的导通电阻 0.5 Ω，1.35 A 走这条新路只抬 0.68 V，峰值落在 −3.3 V，相对 1.8 V 的阈值余量 5.1 V。原来靠负压买来的 4 V，加上钳位省下的 3.3 V，合起来把余量从 1.75 V 抬到 5.1 V。

代价不在功率上。钳位只在 16 ns 的 dv/dt 窗口里导通，一个开关周期 50 μs，平均电流 0.86 mA，可以忽略。代价在器件和时序：两只 BJT、一只二极管、一路隔离电源、一块额外面积，以及钳位与开通之间的窗口。死区里钳位误触发，等于自己制造一次直通。

有一篇发表在 Electronics 上的工作给出了同类思路的另一种实现，用两只 BJT 和一只二极管把栅极在串扰发生时接到负压，为 Crss 的位移电流提供一条低阻抗旁路，并在 1.1 kW 同步 Buck 样机上做了验证。它的价值不在于多快，而在于把“抑制串扰”从调电阻改成了改路径。

把这条路和调电阻的路放在一起比，账很清楚。电阻从 1 Ω 加到 5 Ω，尖峰从 1.35 V 涨到 6.75 V，余量少 5.4 V，关断损耗还多 20 W，两头都亏。钳位电路不耗这些功率，它花的是器件数量、隔离电源和一块面积，换回来的是 3.3 V 余量，且不牺牲开关速度。

一句话：串扰余量是设计出来的旁路，不是调出来的电阻。

内容来源：Electronics（MDPI，CC BY 4.0 开放获取）

原文标题：A New Gate Driver for Suppressing Crosstalk of SiC MOSFET

作者：Mei Liang, Jiwen Chen, Jinchao Bai, Pengyu Jia, Yuzhe Jiao

DOI 或链接： https://doi.org/10.3390/electronics11203268

配图说明：自行绘制，为原理示意，非原文原图复制

改动声明：对开放获取文献的技术编译与解读，标题、行文与配图为原创

来源：21ic电子网