华大九天多种方案 为芯片设计与制造构筑EDA桥梁

当前，芯片设计和制造的工艺节点走向纳米量级，芯片功能越来越复杂，客户定制化需求越来越多，FAB正在面临着纷繁复杂的问题：工艺库更新速度快定制多，工作处理的数据规模变得越来越大，IP与客户数据融合工作越来越繁重复杂，版图数据版本多差异小，快速出具DRC/LVS检验报告等。针对这些问题，华大九天提出了以下相应解决方案，这些方案贴近FAB工程师的使用习惯，兼具效率与精确的使用需求，确保Tape-out的顺利交付。

Standard Cell/IP设计——Aether

华大九天Aether平台可提供完整的数模混合信号IC设计解决方案，包含设计数据库管理、工艺管理、原理图编辑器、混合信号设计仿真环境、版图编辑器、原理图驱动版图和混合信号布线器。无缝集成了华大九天全部工具以及其他主流第三方工具，使整个设计流程更加平滑、高效。Aether不仅支持以Vcell为核心的ePDK，同时支持不断革新的iPDK及业界其他标准。华大九天与多家Foundry合作，已完成多款先进工艺PDK的开发。

Standard Cell/IP仿真——Aeolus-AS/iWave

随着设计规模急剧增加和设计工艺复杂度的不断提高，传统SPICE仿真工具进行功能验证时遇到前所未有的瓶颈。传统SPICE仿真时间太长，许多设计要运行几天甚至几周时间;仿真容量巨大，超出传统仿真工具处理能力;加上越来越多的PVT式设计无法得到全面准确的验证，大大增加涉及风险。

Aeolus-AS是高精度的晶体管级并行SPICE仿真工具，能够在保持高精度的前提下突破目前验证大规模电路所遇到的容量、速度瓶颈，支持多核并行，大大提升仿真效率。它支持标准单元(可与主流建库工具集成)、IP模块的SPICE仿真分析;其独有的RC约减和并行仿真技术，能够有效满足深亚微米及纳米工艺的IP设计后仿真。与之对应额iWave高性能的混合信号波形显示、分析工具，支持多种主流的波形格式，能够便捷的对波形进行各种分析和后处理，比如measure，calculator等。

Standard Cell/IP验证——Argus/FlashLVL/PVE

Argus是新一代纳米级芯片验证解决方案，提供独有的扁平化、层次化和高效并行的验证方式，抑郁定制扩充的语法验证规则，且兼容主流物理验证工具语法规则，在匹配主流工具验证结果及速度的基础上，能够有效避免伪错及漏错。Argus支持DRC/LVS/LVL/ERC等多种验证，PVE可以将验证结果直接返标到Aether的原理图、版图设计中，也可以返标到主流的IC设计平台中。

IP Merge——Skipper

Skipper是高效的版图显示、查看、编辑平台，具有出众的超大规模版图数据处理能力;IP Merge功能支持图形化界面、脚本等多种方式的快速IP合并;同时集成了Argus/FlashLVL，可以对版图进行验证并快速返标。Tape-out服务在foundry设计服务部门是重要的工作环节之一，工程师常常需要不断检阅客户提交的设计数据，并做DRC查看、修正及其他逻辑运算，以保证芯片的可制造型及良率，Skipper的一体化平台能够帮助工程师进行各种格式数据的检阅、对比以及DRC结果的反标，尤其以LVL的快速高效，大大提高生产率。在芯片组装和sign-off阶段，Skipper高效处理海量版图数据的能力可以为版图设计工程师提供快速便捷的版图数据处理方案。