厂商动态

当上下文狂飙，谁在维持KV Cache的秩序？

智能体需要频繁回放百万级token的对话历史，这个“草稿本”越来越厚，转眼就占满了昂贵稀缺的GPU显存。显存放不下怎么办？针对这个难题，英特尔推出KV Shrink分层卸载与硬件压缩加速方案，并与道客（DaoCloud）在联合实验室完成验证与落地。

极海G32M3114无感方波电动工具参考方案，更低BOM成本，更强性能表现

在硅基板两面形成电路，实现安装面积减少80% 确立“硅主板（Silicon Motherboard）”技术

极海G32M3114低压吸尘器控制参考方案

保护设备通信：为何隔离现场总线很重要

在日益依赖高速数据、精准控制与稳定连接的当今世界，看似普通的收发器实则发挥着至关重要的作用。不过，并非所有收发器的性能都完全一致。为此，隔离型收发器应运而生，这种默默无闻的核心器件，正重塑工程师在安全、可靠性与性能层面的设计思路。

新国标下DTU/FTU设计最优解——米尔基于全志T153核心板

DTU/FTU新国标选型指南

Analog Devices 推出 Evaluation Studio ——简化现代工程师的硬件评估流程

一方面，我们打造的系统在互联程度、智能水平与性能表现上均已达到新高度。可另一方面，系统评估仍依赖各自独立的安装程序、驱动程序、实用工具、脚本与接口，工程师必须拼接整合这些组件，才能触及核心问题：待评估的硬件性能表现如何？

面向现代输液泵的智能步进电机控制技术

本文介绍了最新的ADI Trinamic™运动控制技术如何抑制电机谐振、降低能耗，实现快速、无传感器的负载检测与管路阻塞检测，从而使输液泵的设计更加可靠且对患者友好，所需的元器件数量也更少。

SiC器件准静态C-V测量新思路：恒流激励法提升测试稳定性并解析界面电荷

为解决传统准静态测试中步进电压、电流采集带来的各类弊端，吉时利4200ASCS参数分析仪推出恒流激励准静态C-V（Force-IQSCV）测试技术。

一次通过EMI合规性测试——第5部分：关于精密模拟、屏蔽和热管理的进阶考量

本系列文章共五部分，从电磁场(EM)角度探讨PCB设计，旨在帮助工程师顺利通过电磁干扰(EMI)合规性测试。降低EMI的技术同样可减轻干扰，体现了通用的PCB布局理念。第1和第2部分介绍了物理原理，并通过实例说明信号层换层、共享接地平面及非理想传输线等设计决策如何成为电磁辐射源。第3和第4部分将上述原则转化为实用的布局工作流程：原理图到布局的策略、接地架构、电源系统布线及叠层的选择。最后一篇文章将讨论要求严苛的设计中出现的特殊布局要求。无论信号类型如何，每个设计都必须有效管理热量，不仅是为了保护元器件，还是为了防止热电效应产生的偏置电压影响敏感测量。综合上述考量，即可全面掌握PCB布局的规划思路与实施方法，确保一次通过EMI合规性测试。

借助ADI公司的ADC在Red Pitaya STEMlab中集成96通道数据采集系统

高通道数的数据采集(DAQ)系统对性能、同步和可扩展性提出了严格要求。为应对此类挑战，日益需要半导体技术提供商与平台开发者加强合作。本文介绍一种基于Red Pitaya STEMlab平台的96通道高速DAQ系统，由ADI公司与Red Pitaya联合开发。通过将高精度模拟数据转换与开放式FPGA架构相结合，此系统能够在多通道间实现同步实时信号处理，同时保持紧凑的模块化设计。双方的合作成果展示了协作式系统级设计如何为严苛的科研和工业应用提供灵活的高性能DAQ。

一次通过EMI合规性测试——第4部分：电源布线与叠层规划

第3部分已讨论了原理图审查、元件布局及接地架构，本文将转向后续的布线决策。电源系统布线应在布局初期（信号布线开始之前）予以重视，因为电源系统是PCB面积的主要消耗者之一，且直接影响层数和叠层结构的选择。本系列文章第4部分提出了一套系统化流程，用于确定从2层到8层设计的正确层数及最佳叠层配置，确保每个信号均拥有专用的、场约束的传输路径。在布局伊始即遵循此流程，可避免设计中途返工带来的高昂成本。

一次通过EMI合规性测试——第3部分：从原理图到布局与接地架构

本系列前两部分阐述了PCB场约束的基本物理原理，并提出了实用的布局技术，以最大限度降低电磁干扰(EMI)、减少干扰及对外部场的敏感性。本系列第三部分探讨了决定复杂电路板布局成败的两项前期关键决策：如何将原理图设计意图转化为合理的器件布局策略，如何在布线开始前选择合适的接地架构。本文论述了如何整理原理图以满足布局要求、如何利用差分信号保持接地完整性、何种情况下选择接地树而非实心接地平面。从一开始就正确做出上述基础决策，是确保电路板首次通过EMI合规性测试的可靠途径。

一次通过EMI合规性测试——第2部分：PCB辐射示例

对于任何需要高速时钟的产品设计，电磁兼容性(EMC)合规问题可能是一大困扰。本文从电磁(EM)场定向的角度概述了印刷电路板(PCB)设计，旨在帮助读者一次性通过电磁干扰(EMI)测试。用于降低EMI的技术也将减轻干扰，这体现了通用的PCB布局理念。本文分为三个部分。第2部分通过几个PCB互连示例，清晰地说明了如何实施第1部分提出的技术。最后，第3部分将讨论满足所提议解决方案的复杂电路板的PCB布局策略。

一次通过EMI合规性测试——第1部分：相关物理知识

对于任何需要高速时钟的产品设计，电磁兼容性(EMC)合规问题可能是一大困扰。本文从电磁(EM)场定向的角度概述了印刷电路板(PCB)设计，旨在帮助读者一次性通过电磁干扰(EMI)合规性测试。用于降低EMI的技术也将减轻干扰，这体现了通用的PCB布局理念。本文分为三个部分。文章将首先介绍基本物理知识，帮助读者了解为什么本文所述的技术能够减轻PCB布局上的EMI。第2部分将举例说明如何将第1部分的材料应用于实际电路板布局。最后，第3部分将讨论满足所提议解决方案的复杂电路板的PCB布局策略。